1. No category

P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Caratteristica statica di un inverter CMOS.
VDD
VDD
Mp in saturazione
A
B
Mn in saturazione
Mp
Vi
C
Vu
|Vtp|
D
Mn
tp
|
0
VDD
tn
i
-V
i
u
V
=V
i
Vtn Vinv
u
V
=V
u
V
=V
+|
V
E
Tratto di curva
A
B
C
D
E
(VDD-|Vtp|)
Mn
interdizione
saturazione
saturazione
zona triodo
zona triodo
Mp
zona triodo
zona triodo
saturazione
saturazione
Interdizione
Un parametro importante della caratteristica è la Vinv che indica la tensione alla quale avviene la
discriminazione tra i due livelli logici 1 e 0 in ingresso. La Vinv si calcola considerando che essa
appartiene al tratto C dove entrambi i MOS sono in saturazione. Quindi si calcola eguagliando le
correnti nei due MOS usando per entrambi l’espressione della corrente in saturazione.
VDD − Vtp + Vtn
Vinv =
1+
βn
βp
βn
βp
Alcuni esempi di Vinv in funzione del rapporto βn/βp per Vtn=|Vtp|=1 V e VDD=5 V con relativa
caratteristiche statiche dell’inverter:
βn/βp
1
2
4
0.5
Vinv
2.5
2.24
2
2.76
0.25
3
VDD
βn
=2
βp
βn 1
=
βp 2
0
βn
=1
βp
VDD
1
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Corrente nell’inverter durante la commutazione quasi-statica.
Si noti che l’andamento della corrente dipende dai valori di βp e βn e non solo dal loro rapporto. Il
valore massimo di corrente si riscontra in corrispondenza di una tensione di ingresso pari alla Vinv.
effetto di un
aumento di βp
effetto di un
aumento di βn
I
0
βn
=1
βp
Vtn
I max =
VDD
Vi
VDD-|Vtp|
β
βn
(Vinv − Vtn )2 = p (V DD − Vinv − Vtp
2
2
)2
2
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Caratteristiche statiche di pass-transistor e pass-gates.
Nei seguenti casi si è sempre considerata la sitazione in cui la tensione ai capi del pass-transistor o della pass-gate è
sufficientemente piccola da poter considerare i MOSFET in zona lineare. Ciò non costituisce una limitazione in quanto
questa è la condizione che si deve raggiungere, dopo un transitorio iniziale più o meno lungo che verrà affrontato in
dettaglio nel paragrafo riguardante le commutazioni.
1) Pass transitor n
V1
V2
per tensioni V1,V2 < VSS
entrano in conduzione
le giunzioni
drain/substrato, source/substrato
VC
Livelli di tensione trasmessi
VSS
V C-Vtn
VC
V1, V2
Figura 1: Livelli trasmessi.
Req
Req = ∞
V1, V2
VSS
VC-Vtn
VC
Figura 2 Resistenza equivalente.
Nelle citate condizioni di
V1 ≅ V2 ≡ V
la resistenza equivalente del pass transistor di tipo n è data da:
Req =
1
β n (VC − Vtn − V )
2) Pass–transistor di tipo p:
3
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
V1
Inverter e pass gate
V2
per tensioni V1,V2 > VDD
entrano in conduzione
le giunzioni
drain/n-well, source/n-well
Livelli di tensione trasmessi
VC
VC
V1, V2
VDD
VC+|Vtp|
Figura 3 Valori trasmessi da un pass-transistor di tipo p.
Req
Req = ∞
V1, V2
VC
VDD
VC+|Vtp|
Figura 4 Resistenza equivalente di un pass transistor di tipo p
Req =
1
β p V − VC − Vtp
VC
VC
(
)
3) Pass-gate.
V1
V2
VC
V1
V2
VC
Figura 5 Struttura (sinistra) e simbolo (destra) della pass-gate.
4
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Livelli di tensione trasmessi
n-MOS
ON
p-MOS
VSS
V CH-Vtn VCH
VCL VCL+|V tp|
V CL-V tn
OFF
V1, V2
VDD
VCH+|V tp|
p-MOS
n-MOS
VSS
VCL
VCH
V1, V2
VDD
Figura 6. Segnali trasmessi nel caso di pass gate accesa (ON) e spenta (OFF).
Nell’esempio della figura, con i livelli di tensione scelti per il controllo del segnale, anche con la pass-gate OFF vi sono
due piccoli intervalli di segnale inclusi tra VSS e VDD per i quali il segnale stesso non viene bloccato. Se la pass gate è
destinata a trattare segnali che vanno da VDD a VSS questa è una condizione di errore (in quanto vi sono livelli di
tensione possibili per i quali non è mai possibile impedire la trasmissione. La soluzione è scegliere il valore VCL più
basso (per esempio coincidente con VSS) e il valore VCH più alto (per esempio coincidente con VDD).
p-MOS
acceso
Req
entrambi
i transistori
accesi
n-MOS
acceso
V1, V2
VSS
VC+|Vtp|
VC-Vtn VDD
Figura 7: Resistenza equivalente della pass gate.
La resistenza equivalente risulta il parallelo delle resistenze del transistore p e di quello n (considerati al solito in zona
lineare). Nell’intervallo di livelli di ingresso per i quali entrambi i transistori sono accesi (si veda la figura 7), si ottiene:
Req =
β n (VCH
1
− Vtn − V ) + β p V − VCL − Vtp
(
)
5
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Un caso particolarmente interessante è quello di transistori complementari, ovvero βn=βp. In questo caso la resistenza
equivalente nella zona in cui entrambi i MOS sono accesi risulta indipendente dalla tensione trasmessa e vale:
Req =
1
β n (VCH − VCL − Vtn − Vtp )
Al di fuori dell’intervallo in cui entrambi i MOS sono accesi la resistenza coincide ovviamente con quella dell’unico
MOS acceso.
6
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Carica di un condensatore attraverso un n-MOS
VDD
I
VIN
VDD
(VDD-Vtn)
0.9(VDD-Vtn)
V
0
VDD
0
ton
Tempo necessario per arrivare ad una tensione Vf = k(VDD-Vtn):
tf =
CL
2
k
⋅
⋅
β nVDD 1 − n 1 − k
dove
n=
Vtn
VDD
Tempo di commutazione nel caso di tensione finale pari al 90 % del salto complessivo (VDD-Vtn) e
n=0.2:
t cLH = 22.5
VIN
CL
β nVDD
Carica di un condensatore attraverso un p-MOS
I
V
VDD
VDD
|Vtp|+0.1(VDD-|Vtp|)
|Vtp|
0
0
0
toff
Tempo di commutazione necessario per compiere una frazione k del salto complessivo, ovvero per
arrivare ad una Vf = VDD-k(VDD-|Vtp|).
CL
2
k
tf =
⋅
⋅
β pVDD 1 − p 1 − k
dove
p=
Vtp
VDD
Tempo di commutazione (k=0.9) per p=0.2:
t cLH = 22.5
CL
β pVDD
7
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Scarica di un condensatore attraverso un n-MOS
VDD
VIN
I
VDD
(VDD-Vtn)
V
0.5VDD
0
0.1VDD
VDD
0 t t
1 2
t3
Caso generale. La scarica si svolge in due fasi:
• Tensione di uscita che passa da VDD a VDD-Vtn. In questa fase, di durata t1 il transistore è in
saturazione e la corrente non dipende dalla tensione di uscita (ovvero dalla tensione di drain). La
durata di questo tempo risulta:
t1 =
CL
β nVDD
2n
(1 − n )2
Per n=0.2 risulta:
t1 = 0.625
•
CL
β nVDD
Tensione di uscita che passa da VDD-Vtn a kVDD. In questa zona il transistore è in zona triodo e il
tempo necessario ad arrivare al valore di tensione prefissato risulta:
t f − t1 =
CL
β nVDD
1
2 − 2n − k 
ln

(1 − n ) 
k

Caso n=0.2: Commuatzione (k=0.1)
tcHL = t1 + (t f − t1 ) = 0.625
CL
+ 3.39
CL
+ 0.98
β nVDD
CL
≅ 4
CL
≅ 1.6
β nVDD
CL
β nVDD
Caso n=0.2: Propagazione (k=0.5)
t pHL = t1 + (t f − t1 ) = 0.625
β nVDD
β nVDD
CL
β nVDD
8
P. Bruschi - Dispense di Microelettronica II A.A. 2001/02
Inverter e pass gate
Carica di un condensatore attraverso un transistore p-MOS
I
VDD
VDD
0.9VDD
V
VIN
0.5VDD
|Vtp|
0
0
0 t t
1 2
t3
Caso generale. La scarica si svolge in due fasi:
• Tensione di uscita che passa da 0 a |Vtp|. In questa fase, di durata t1 il transistore è in saturazione
e la corrente non dipende dalla tensione di uscita (ovvero dalla tensione di drain). La durata di
questo tempo risulta:
t1 =
CL
β pVDD
2p
(1 − p )2
dove
p=
Vtp
VDD
Per p=0.2 risulta:
t1 = 0.625
•
CL
β pVDD
Tensione di uscita che passa da |Vtp|. a (VDD - kVDD) In questa zona il transistore è in zona triodo
e il tempo necessario ad arrivare al valore di tensione prefissato risulta:
t f − t1 =
CL
β pVDD
1
2 − 2p − k 
ln

(1 − p ) 
k

Caso p=0.2: Commuatzione (k=0.1)
tcLH = t1 + (t f − t1 ) = 0.625
CL
+ 3.39
CL
+ 0.98
β pVDD
CL
≅ 4
CL
≅ 1.6
β pVDD
CL
β pVDD
Caso p=0.2: Propagazione (k=0.5)
t pLH = t1 + (t f − t1 ) = 0.625
β pVDD
β pVDD
CL
β pVDD
9