1. No category

産業用アプ リ ケーシ ョ ンにおけ る 、
設計資産保有の総 コ ス ト の削減
WP-01122-1.1
ホ ワ イ ト ペーパー
組み込み設計者の 3 人に 2 人は、組み込みアプ リ ケーシ ョ ンへの FPGA の適合 と 使用を検
討 し つつ も 、 設計に利用す る には、 高価過ぎ る と 感 じ てい る よ う です。 し か し なが ら 、 シ
ス テ ム ・ レベル （開発、 機能強化、 置き 換え、 お よ び製品の総寿命におけ る 維持 コ ス ト に
よ り 評価） で設計資産保有の総 コ ス ト （TCO） を見れば、 アルテ ラ の FPGA は、 デ ィ ス ク
リ ー ト の MCU/DSP/ASSP 製品 と 競合可能であ り 、 柔軟に対応で き る も う １ つの可能性で
あ る と い う こ と がわか り ます。
は じ めに
国際規模の競争 と 経済的プ レ ッ シ ャ ーは と ど ま る と こ ろがな く 、 ビ ジネ ス ・ モデル と 収益
採算性は常に厳 し く み ら れてい ます。 そのため、 産業機器オー ト メ ーシ ョ ン と プ ロ セ ス制
御の メ ーカーは、 常に下記の よ う な コ ス ト 面の課題に取 り 組んでい ます。
■
収益性 対 R&D 投資額
■
製品の早期市場投入に対す る プ レ ッ シ ャ ー ： 変化す る 経済情勢に対応す る ため
■
限 ら れた リ ソ ース の効率的な使用に よ る 、 既存製品の改良、 置 き 換え、 新製品開発
■
製品 ラ イ フ ・ サ イ ク ルの管理
こ のホ ワ イ ト ペーパーでは、 アルテ ラ の Cyclone® シ リ ーズ FPGA を使用す る こ と で、 開
発、 機能強化、 置 き 換え、 シ ス テ ム耐用年数全体におけ る 維持 コ ス ト と い う 観点か ら 、 ど
の よ う に し て設計資産保有の総 コ ス ト （TCO: Total Cost Ownership） を削減す る こ と がで
き る かを、 デザ イ ン例を挙げなが ら 、 シ ス テ ム ・ エン ジニ ア、 ハー ド ウ ェ ア ・ エン ジニ ア、
ソ フ ト ウ ェ ア ・ エン ジニ アにわか り やす く 解説 し ます。 図 1 に示す よ う に、 長期的に TCO
を削減す る こ と は、 総利益の増加に直接寄与 し 、 今日、 多 く のデザ イ ン ・ チームが直面 し
てい る プ レ ッ シ ャ ーを軽減 し ます。
図 1. TCO の削減に寄与す る ビルデ ィ ン グ ・ ブ ロ ッ ク の一部
Cost Reduction
Support
Maintenance
Design
101 Innovation Drive
San Jose, CA 95134
www.altera.com
New Features
(Product Upgrades)
Software
Time to Market
Product SKUs
BOM Costs
Obsolescence
Inventory
Management
Production
Copyright © 2010 Altera Corporation. All rights reserved. Altera, The Programmable Solutions Company, the stylized Altera logo, and
specific device designations are trademarks and/or service marks of Altera Corporation in the U.S. and other countries. All other words and
logos identified as trademarks and/or service marks are the property of Altera Corporation or their respective owners. Altera products are
protected under numerous U.S. and foreign patents and pending applications, maskwork rights, and copyrights. Altera warrants performance
of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes
to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any
information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the
latest version of device specifications before relying on any published information and before placing orders for products or services.
2010 年 6 月 Altera Corporation
Feedback
Subscribe
Page 2
FPGA に よ る TCO の削減
FPGA に よ る TCO の削減
お客様が直面す る 産業機器設計の課題に対応す る 、ド ラ イ ブ・ コ ン ト ロ ール・ア プ リ ケー
シ ョ ン（図 2）を例に挙げ ま す。一般的な ド ラ イ ブ・アーキ テ ク チ ャ は、ポ ジ シ ョ ンお よ び速
度のセ ッ ト ・ポ イ ン ト を 生成 し 、コ ン ト ロ ール・フ ィ ー ド バ ッ ク ・ループ を形成す る ための
ア ル ゴ リ ズ ム を 実行す る 、コ ン ト ロ ー ル・モ ジ ュ ー ル か ら な り ま す。コ ン ト ロ ー ル・モ
ジ ュ ールは、こ れ ら のセ ッ ト ・ポ イ ン ト を ド ラ イ ブ・ コ ン ト ロ ー ラ に送信 し ま す。そ こ で電
気信号（電流ま たは電圧）に変換 さ れて 1 つ以上のモー タ ーま たはア ク チ ュ エー タ を ド ラ イ
ブ し 、イ ン バー タ ・シ ス テ ム の負荷 ま た は機械部品 を 動かす ト ル ク が生成 さ れ ま す。エ ン
コ ーダお よ びホール効果デバ イ ス（サーボ・ ド ラ イ ブ用）等の フ ィ ー ド バ ッ ク ・セ ン サーに
よ り 、モーシ ョ ン・ コ ン ト ロ ー ラ が信号ループを形成す る ためのモー タ ー/ ア ク チ ュ エー タ
のポジ シ ョ ン ま たは速度を与え ます。
図 2. 一般的な ド ラ イ ブ ・ シ ス テ ム
Motion/Drive Control Board
PWM
Motor
FPGA
DSP Offload
and Glue Logic
DSP or
MCU
A/D
Converters
Power
Stage
Load
(Mechanical
Components)
Encoder
Communications Board
MCU,
ASSP, or
FPGA
Industrial
Ethernet
PHY
マ イ ク ロ コ ン ト ロ ー ラ ・ ユニ ッ ト （MCU） と デジ タ ル ・ シ グナル ・ プ ロ セ ッ サ （DSP） デ
バ イ ス は、 現在のモーシ ョ ン / ド ラ イ ブ ・ コ ン ト ロ ール ・ アーキ テ ク チ ャ を支え てお り 、
一方で FPGA アーキ テ ク チ ャ に注目が集ま っ てい ます。 MCU/DSP アーキ テ ク チ ャ は、 確
立 さ れた ユーザー層 と アーキ テ ク チ ャ 、 開発 ツ ール、 お よ び主に一軸 ド ラ イ ブ ・ ア プ リ
ケーシ ョ ン で使用 さ れ る モーシ ョ ン ・ コ ン ト ロ ール ・ アルゴ リ ズ ム で成立 し てい ますが、
ド ラ イ ブ ・ シ ス テ ムの複雑 さ 、 ド ラ イ ブ ・ コ ン ト ロ ール軸の数、 お よ び製品機能が増加す
る につれ、 変化す る 市場の要求に対応す る ために必要な、 MCU/DSP アーキ テ ク チ ャ の性
能オーバーヘ ッ ド と フ レ キ シ ビ リ テ ィ は限界をす ぐ に超え て し ま い ます。 シ ス テ ム性能が
向上 し て も 、 設計者にで き る のは MCU/DSP の周波数向上 と 、 ソ フ ト ウ ェ ア ・ アルゴ リ ズ
ム を 1 つのポ イ ン ト に最適化す る こ と く ら いです。
こ の問題を解決す る ために、 設計者は、 複数の DSP デバ イ ス、 DSP と MCU デバ イ ス の組
合せ、 ま たは MCU/DSP デバ イ ス と FPGA の組合せを使用 し て、 デザ イ ンの性能 と 機能を
切 り 分けてい ます。 MCU/DSP アーキ テ ク チ ャ に よ り 、 あ る 程度の コ ー ド 再使用は可能で
すが、 高度に最適化 さ れた コ ー ド の再使用は、 大変な労力を要す る プ ロ セ ス であ り 、 分割
や新 し いデバ イ スへの移行は困難です。 そのため、 MCU お よ び DSP に基づ く デザ イ ン ・
メ ソ ド ロ ジでは、χ 個のデバ イ ス に ま たが っ て アプ リ ケーシ ョ ン機能 と 性能を分割す る た
め、 大規模なハー ド ウ ェ ア と ソ フ ト ウ ェ アの リ ソ ース を必要 と し ます。 こ のアプ ロ ーチで
は、 アプ リ ケーシ ョ ン を分散アーキ テ ク チ ャ にポー ト す る には、 ソ フ ト ウ ェ アの複雑 さ に
よ っ て数 ヶ 月か ら 1 年以上の開発期間 ( ʈ ) が必要にな り ます。
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
2010 年 6 月 Altera Corporation
産業用 イ ーサネ ッ ト への移行
Page 3
産業用 イ ーサネ ッ ト への移行
ま た産業用ネ ッ ト ワ ー ク は イ ーサネ ッ ト ・ ベース のネ ッ ト ワー ク に移行 し てお り 、 ド ラ イ
ブ ・ シ ス テ ムは、 こ れ ら の フ ァ ク ト リ ・ ネ ッ ト ワ ー ク に接続 さ れ る こ と が多 く あ り ます。
MCU と い く つかの新 し いデジ タ ル ・ シ グナル ・ プ ロ セ ッ サは、 ソ フ ト ウ ェ アのオーバー
ヘ ッ ド を使用 し て （標準の） イ ーサネ ッ ト TCP/IP をサポー ト 可能ですが、 こ の組合せに
は、 次の よ う な問題があ り ます。
■
ほ と ん ど の MCU では帯域幅が不足。ほ と ん ど のデジ タ ル ・ シ グナル ・ プ ロ セ ッ サでは、
産業用 イ ーサネ ッ ト お よ び Fieldbus プ ロ ト コ ル と 、 ド ラ イ ブ ・ コ ン ト ロ ールの同時処
理が不可能
■
MCU では、高精度モーシ ョ ン・ コ ン ト ロ ールを ド ラ イ ブす る ための PWM 出力に制限を
持つ傾向があ る
■
多 く の DSP デバ イ ス では、TCP/IP を サポー ト す る ための ワ ー ド ・ ア ラ イ ン メ ン ト 機能
がないため、 TCP/IP ス タ ッ ク のア ド レ ス指定が不可能
こ れ ら の問題点に よ り 、 設計者は現在の製品を産業用ネ ッ ト ワ ー ク にブ リ ッ ジ接続す る た
めに、 MCU、 ASSP ま たは FPGA デバ イ ス を追加す る 必要があ り ます。 ま た設計者は、 様々
な Fieldbus と 産業用 イ ーサネ ッ ト ・ プ ロ ト コ ル規格に対処 し なければな り ません。
■
DeviceNet と EtherNet/IP
■
Profibus と PROFINET SRT/IRT
■
CANopen と EtherCAT
■
CANopen と PowerLink
■
SERCOS I/II と SERCOS III
■
CC-Link と CC-Link IE
さ ら に複雑な問題 と し て、 EtherCAT、 PROFINET IRT、 お よ び SERCOS III 等の産業用 イ ー
サネ ッ ト ・ プ ロ ト コ ルでは、 それぞれの決定論 と 実時間要件に対処す る ために、 プ ロ ト コ
ル固有の MAC が必要にな り ます。 多 く の MCU と デジ タ ル ・ シ グナル ・ プ ロ セ ッ サでは、
プ ロ ト コ ル固有の MAC をサポー ト し てい ません。 こ の問題は、Cyclone シ リ ーズ FPGA を
使用 し て MAC IP を再構成す る こ と で対処可能なので、種々の MCU、ASSP ま たは ASIC を
使用 し て、 種々のプ ロ ト コ ル規格をサポー ト す る 必要がな く な り ます。
セーフ テ ィ ・ ド ラ イ ブ ・ アプ リ ケーシ ョ ンに携わ る エ ン ジニ アに対 し ては、 機能安全の側
面か ら デザ イ ンにあ る 程度の複雑 さ が加え ら れます。 安全機能は、 通信経路を含め、 アプ
リ ケーシ ョ ン上の安全でない部分か ら 分離す る 必要があ り ます。 Cyclone シ リ ーズ FPGA
では、 TÜV 認定の設計ツールを使用す る こ と に よ り 、 開発時間 と リ ス ク を削減 し 、 最終製
品の認証時間を短縮 し 、 安全性、 ド ラ イ ブ ・ コ ン ト ロ ールお よ び通信を 1 つの FPGA に集
積す る こ と を可能に し ます。
●
機能安全に関す る 詳細は、 アルテ ラ の FPGA で構築す る、 TÜV 認定 機能安全シ ス テ
ム を ご参照 く だ さ い。
市場投入ま での期間短縮
1 ～ χ 個の MCU ま たは DSP デバ イ ス を含む ド ラ イ ブ ・ コ ン ト ロ ー ラ を使用 し て、 ネ ッ ト
ワ ーキ ン グお よ び見込まれ る 安全要求事項を付加 し た場合、 さ ら に 18 ヶ 月か ら 24 ヶ 月の
開発期間 ( ʈ ) が必要 と な り ます。 開発期間が延び る こ と に よ り 、 R&D コ ス ト は増加 し 、 収
益お よ び利潤を損ね る 可能性があ り ます。 ま た、 付加的な コ ン ポーネ ン ト を ボー ド に追加
す る こ と で、 製品の BOM コ ス ト が上昇 し ます。
2010 年 6 月 Altera Corporation
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
Page 4
既存の ソ フ ト ウ ェ アの使用
設計者は、 Cyclone III ま たは Cyclone IV E FPGA 等のアルテ ラ ・ デバ イ ス を使用す る こ と
で、 ド ラ イ ブ ・ コ ン ト ロ ール、 産業用ネ ッ ト ワ ーキ ン グ、 機能安全 （必要な場合） 、 お よ
び新 し い製品機能に、 最新のデザ イ ンで、 単一のデバ イ ス、 お よ び単一のプ ラ ッ ト フ ォー
ム上で対応で き ます。 FPGA の初期開発期間は、 MCU/DSP ほ ど短 く あ り ませんが、 デザ
イ ンの変更が必要にな っ た場合、同一の FPGA プ ラ ッ ト フ ォーム を使用 し てい る こ と に よ
り 、 市場投入の短縮 と い う メ リ ッ ト が生 じ ます。
Cyclone シ リ ーズ ・ デバ イ ス では、 FPGA に搭載 さ れ る Nios® II エンベデ ッ ド ・ プ ロ セ ッ サ
お よ び DSP ブ ロ ッ ク 等の組み込み コ アのオプシ ョ ン と 共に、 相対的に低い コ ス ト 、 性能、
集積度を提供 し てお り 、 同等の MCU/DSP デバ イ ス を凌駕 し てい ます。 設計者は、 セ ン
サー ・ イ ン タ フ ェ ース （い く つかのエ ン コ ーダは FPGA の IP コ ア と し てのみ利用可能）、
高精度 PWM コ ン ト ロ ール、 お よ びその他のカ ス タ ム ・ ロ ジ ッ ク 等の付加機能を組み込む
こ と も で き ます。 こ のハー ド ウ ェ ア最適化アプ ロ ーチに よ り 、 製品の差別化 （図 3） が可
能にな り 、 場合に よ っ ては、 ド ラ イ ブ ・ シ ス テ ムか ら プ ロ グ ラ マブル ・ ロ ジ ッ ク ・ コ ン ト
ロ ー ラ （PLC） ま たはホ ス ト PC に移行す る ソ フ ト ウ ェ ア ・ アプ リ ケーシ ョ ンの保護手段
が得 ら れます。 さ ら に、 設計者は各通信プ ロ ト コ ルをサポー ト す る FPGA を新 し いボー ド
を再加工す る こ と な く 同一のプ ラ ッ ト フ ォーム上で再構成で き ます。共通の FPGA プ ラ ッ
ト フ ォーム上でカ ス タ マ イ ズ を行 う こ と に よ り 、設計者は製品を差別化 し 、MCU/DSP ベー
ス の ソ リ ュ ーシ ョ ン を使用 し た場合 よ り も 早 く 製品を リ リ ース で き ます。
図 3. ド ラ イ ブ ・ コ ン ト ロ ール と 産業用 イ ーサネ ッ ト を集積す る ための Cyclone シ
リ ーズ FPGA
Cyclone IV E FPGA
Industrial
Ethernet
Nios II
Processor
MAC
HDL Motor Control and I/O Logic
Decimation, Clark Transformation,
Space Vector Modulation.
IGB-T Control, Encoder IF
PWM I/F, etc.
PHY
PWM
A/D
Converters
Power
Stage
Motor
Load
(Mechanical
Components)
Encoder
既存の ソ フ ト ウ ェ アの使用
まず、 現時点の MCU お よ び DSP の開発で、 製造業者の既存の ソ フ ト ウ ェ ア投資がすべて
無駄にな る わけではない と い う こ と を申 し 上げ ます。 ソ フ ト ウ ェ ア ・ エン ジニ アは、 自 ら
の MCU/DSP の経験を、 アルテ ラ の Nios II エンベデ ッ ド ・ プ ロ セ ッ サ、 ARM® Cortex M1、
お よ び Freescale’s ColdFire V1 コ ア等 （すべて アルテ ラ FPGA に実装可能）、 プ ロ グ ラ ム
可能なエンベデ ッ ド ・ プ ロ セ ッ サ CPU に活用す る こ と がで き ます。 開発ツールの フ ロ ー
と オペレーテ ィ ン グ ・ シ ス テ ム （Linux 等） にはかな り の共通点があ り ます。
現在の電子製品は 10 年前のそれ と 較べ、 は る かに能力が高 く 、 フ レ キ シブルで複雑であ
り プ ロ セ ッ サ、 オペレーテ ィ ン グ ・ シ ス テ ム、 お よ びアプ リ ケーシ ョ ン ・ ソ フ ト ウ ェ ア を
使用す る こ と で可能にな る 機能を含んでい ます。 多 く の製品は、 ハー ド ウ ェ ア ・ デザ イ ン
よ り も ソ フ ト ウ ェ ア ・ デザ イ ンに多 く の年月を投資 し て進化 し て き ま し た。 そのため、 製
品のア ッ プグ レー ド を検討す る 場合、 現在のシ ス テ ム と 同一のオペレーテ ィ ン グ ・ シ ス テ
ム を サポー ト し ていないプ ロ セ ッ サ を 選択す る と 、 大量の ソ フ ト ウ ェ ア移植が必要に な
り 、 プ ロ ジ ェ ク ト におけ る デバ イ ス の選択肢 と フ レ キ シ ビ リ テ ィ を大 き く 制限 し ます。
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
2010 年 6 月 Altera Corporation
複数のデザ イ ンに対す る 変更
Page 5
Linux ま たは eCOS （アルテ ラ の ソ フ ト ・ プ ロ セ ッ サ ・ コ アお よ び外部プ ロ セ ッ サのホ ス
ト ） と い っ た よ く 知 ら れた オープ ン ソ ー ス ・ オペ レ ーテ ィ ン グ ・ シ ス テ ム は、 オペ レ ー
テ ィ ン グ ・ シ ス テ ム を改善 し て、 新 し いアプ リ ケーシ ョ ン と 機能を開発す る ために継続的
に活動す る ための、 開発者 コ ミ ュ ニテ ィ があ る と い う メ リ ッ ト を持っ てい ます。 こ の改善
と 機能に よ り 、 設計者は製品の ラ イ フ タ イ ム を通 じ て、 開発お よ びサポー ト の工数を削減
で き ます。 幸いアルテ ラ の FPGA で実装可能な、 広範囲な ソ フ ト ・ プ ロ セ ッ サ ・ コ ア （Nios
II エ ンベデ ッ ド ・ プ ロ セ ッ サ、 ARM Coretex-M1、 Freescale V1 ColdFire 等） だけでな く 、
利用可能なオペレーテ ィ ン グ ・ シ ス テ ムには幅広い選択肢が存在 し ます。 例えば、 Nios II
エ ンベデ ッ ド ・ プ ロ セ ッ サは、 Linux、 eCOS、 ThreadX、 Nucleus、 お よ びその他の リ アル
タ イ ム ・ オペ レ ーテ ィ ン グ ・ シ ス テ ム の、 フ ル ・ オープ ン ソ ー ス お よ び市販バージ ョ ン
（例 ： Wind River、 Timesys） をサポー ト し てい ます。
ハー ド ウ ェ ア設計者に と っ ては、 FPGA デバ イ ス と ソ フ ト ウ ェ ア ・ プ ロ セ ッ サ ・ コ アの メ
リ ッ ト は重要な事柄です。 ソ フ ト ウ ェ ア ・ エ ン ジニ アは、 多 く のオペレーテ ィ ン グ ・ シ ス
テ ム会社か ら の フル ・ サポー ト 、 お よ び機能強化可能性に よ り 、 製品の ラ イ フ タ イ ム を通
じ て FPGA ベー ス のシ ス テ ム の メ リ ッ ト を利用 し 始めてい ます。 ハー ド ウ ェ ア、 ソ フ ト
ウ ェ アそれぞれのエン ジニ アに と っ て、 ソ フ ト ウ ェ アの C コ ー ド と 、 FPGA デザ イ ンの
VHDL コ ーデ ィ ン グの間のバ ラ ン ス を学ぶには、 若干の労力を要す る も のです。 し か し な
が ら 、 ひ と たび設計者が FPGA デザ イ ン ・ メ ソ ド ロ ジ を マ ス タ ーすれば、 FPGA が単な る
MCU や DSP デバ イ ス に基づ く 置 き 換え ソ リ ュ ーシ ョ ンではな く 、 コ ス ト 効率 と フ レ キ シ
ビ リ テ ィ を向上で き る ソ リ ュ ーシ ョ ンにな り ます。
複数のデザ イ ンに対す る 変更
こ れま で、 こ のホ ワ イ ト ペーパーでは、 1 つのプ ロ グ ラ ムにおけ る 開発上の課題 と コ ス ト
に対処す る ために、 ど の よ う に FPGA を使用す る かを説明 し て き ま し た。 元のデザ イ ンか
ら 複数の製品を開発す る 場合、 ど う な る か？ それ ら すべての製品にデザ イ ンの更新 と 機
能強化を付加す る 必要があ る 場合、 ど う な る か？ 産業用ネ ッ ト ワーキ ン グ ・ プ ロ ト コ ル
等の新 し い製品機能では、 製品の リ リ ース毎に、 修正 さ れた、 ま たは新 し いボー ド が必要
にな る こ と が多いで し ょ う 。
ド ラ イ ブ を例に取 り 、 こ のベース ・ プ ラ ッ ト フ ォームか ら 機能の異な る у 通 り の製品を
開発 し た場合、 デザ イ ン ・ チームは まず、 総時間 ( ʈ ) を かけて、 ボー ド 毎に χ 個のデバ イ
ス を用いてハー ド ウ ェ ア と ソ フ ト ウ ェ ア を実装 し ます。その後、いかに長 く かかろ う と も 、
時間 ( ʈ 2) を かけて各製品のハー ド ウ ェ ア と ソ フ ト ウ ェ ア を у 回 イ ン ス タ ン ス化 し 、 複数
の製品が完成 し ます。 こ の関係性は、 コ ス ト 要因 （(χ × ʈ ) × (у × ʈ 2)） で表 さ れます。
デザ イ ン ・ チームは、 こ の メ ソ ド ロ ジが簡単ではな く 、 製品を速やかに市場に投入す る プ
ロ セ ス には向かず、 必要な開発、 機能強化、 サポー ト 、 保守お よ び交換のための コ ス ト を
含む、 ラ イ フ タ イ ム ・ コ ス ト の節約に矛盾す る こ と を十分承知 し てい ます。
設計者は、 プ ロ セ ス を円滑にす る ために、 Cyclone シ リ ーズ ・ アーキ テ ク チ ャ の メ リ ッ ト
を 利用 し て、 複数の製品 ラ イ ン を サポー ト す る 共通のハー ド ウ ェ ア ・ プ ラ ッ ト フ ォ ーム
（SKU ： 在庫保管単位） と 機能をデザ イ ンで き ます （IXXAT の例 と し て図 4 の、 アルテ ラ
IP と 、産業用オー ト メ ーシ ョ ンお よ びオー ト モーテ ィ ブ産業向けデー タ 通信技術を専門 と
す る ソ リ ュ ーシ ョ ン ・ パー ト ナーを参照）。 初期デザ イ ンの後、 FPGA ベース の製品では、
エン ジニ アが PCB の再加工を行わず、 Cyclone シ リ ーズ FPGA の再構成を行 う こ と で、 デ
ザ イ ン ・ チームは何 ヶ 月 も （あ る いは年単位で） 時間を節約で き ます。
2010 年 6 月 Altera Corporation
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
Page 6
デバ イ ス信頼性を考慮 し たデザ イ ン
図 4. 単一の汎用 API を使用 し て複数の産業用 イ ーサネ ッ ト ・ プ ロ ト コ ル規格をサ
ポー ト す る ために単一の FPGA プ ラ ッ ト フ ォ ーム を用いた IXXAT
IEEE
1588
IO
IO
IO
EtherCAT
EtherNet/IP
SERCOS III
Modbus-IDA
Ethernet
Powerlink
vs. Multiple MCU
Board Development
CPU
CPU
CPU
PROFINET
Application
Application
Application
EtherCAT
Stack
EtherCAT
EtherCATStack
Stack
EtherCAT
Interface
EtherCAT
EtherCATInterface
Interface
Slave Node
ド ラ イ ブ製造業者が、 EtherCAT、 PROFINET （SRT/IRT）、 お よ び SERCOS III 等の複数の
ネ ッ ト ワ ーキ ン グ ・ プ ロ ト コ ルをサポー ト す る 製品を提供す る 必要があ る 場合の例を示 し
ます。 MCU/DSP ソ リ ュ ーシ ョ ンでは、 通信チ ャ ネルを サポー ト す る ためには、 外部デバ
イ ス に加え、 3 枚のボー ド を必要 と し ます。 設計者は、 プ ロ ト コ ル固有の MAC IP （必要
な場合）、プ ロ ト コ ル固有の ス タ ッ ク 、お よ び最大 $300K （ま たはボー ド 1 枚当た り $100K）
の、 3 枚のボー ド の開発ま たは ラ イ セ ン シ ン グ、 さ ら には ソ フ ト ウ ェ ア開発が必要にな り
ます。 （開発 コ ス ト は顧客毎に異な る ため、 実際の コ ス ト は増減す る 。）
し か し なが ら 、 設計者は Cyclone シ リ ーズ FPGA を使用 し て、 ド ラ イ ブ ・ コ ン ト ロ ー ラ と
産業用 イ ーサネ ッ ト を 1 つの FPGA に集積 し 、 同一のハー ド ウ ェ ア ・ プ ラ ッ ト フ ォーム を
使用 し て、 複数の製品 ラ イ ン （SKU） と 所要の機能を サポー ト で き ます。 ベン ダは、 前に
説明 し た シナ リ オで 3 枚のボー ド （各々 IE プ ロ ト コ ル規格用） を開発せずに、 MCU/DSP
開発 コ ス ト を $150K ～ $200K 節約で き、 さ ら には量産におけ る コ ン ポーネ ン ト 数 と PCB
バ リ エーシ ョ ン数の削減に よ り 、 BOM コ ス ト を大幅に削減で き ます。 さ ら に、 PCB 枚数
の少ないデザ イ ンに よ り 、 製造業者は、 製品の組み立て と 出荷に関す る物流の無駄を な く
す こ と がで き ます。 FPGA デザ イ ン ・ メ ソ ド ロ ジ を用い る こ と で、 エ ン ジニ アはすべての
開発 リ ソ ース と 時間を合算 し てみれば、 コ ス ト 要因 （(χ × ʈ ) × (у × ʈ 2)） を解消で き る
こ と が分か り ます。
デザ イ ンに よ り FPGA デバ イ ス の最大潜在能力が実現 さ れた後、 設計者には、 よ り 集積度
の高いデバ イ スへの移行、 ま たはデザ イ ン を再 コ ンパ イ ル し て、 別のアルテ ラ FPGA に速
やかに変更す る オプシ ョ ンが与え ら れます。 ま た、 こ れに よ り 高速ア ッ プグ レー ド ・ パ ス
を与え、 設計者は機能を集積 し た り 、 そのボー ド か ら MCU、 DSP、 ま たはその他の コ ン
ポーネ ン ト を取 り 除 く こ と が可能にな り ます。
デバ イ ス信頼性を考慮 し たデザ イ ン
量産規模で出荷す る 製品においては、 保守 と 交換の コ ス ト の観点か ら TCO の検討が残 さ
れてい ます。 Cyclone シ リ ーズ等のアルテ ラ FPGA は、 品質 と 信頼性が高 く 評価 さ れてい
ます。 長期にわた る デバ イ ス信頼性 （図 5） に よ り 、 フ ィ ール ド におけ る 製品保守を削減
し 、 TCO の保守 コ ス ト 要素を削減 し 、 新規の製品開発に リ ソ ー ス を振 り 分け る こ と がで
き ま す。 アルテ ラ では、 社内において信頼性 ス ト レ ス 試験、 不良解析 を 実施 し 、 関連 ス
タ ッ フ に よ り すべての新規ダ イ お よ びパ ッ ケージ ン グ ・ テ ク ノ ロ ジ ・ フ ァ ミ リ の認定を サ
ポー ト し てい ます。 各認定手続 き は、 電子素子技術連合評議会 （JEDEC） 要求事項をすべ
て満足 し てい ます。 アルテ ラ では、 通常の動作条件の下、 20 年を超え る耐用年数を恒常的
に達成 し てい ます。
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
2010 年 6 月 Altera Corporation
長い ラ イ フ ・ サ イ ク ルの有効活用
Page 7
図 5. Cyclone シ リ ーズ FPGA の ラ イ フ ・ サ イ ク ル
2004
2002
2009
2007
長い ラ イ フ ・ サ イ ク ルの有効活用
製品信頼性は、 単に長期 TCO に寄与す る だけではあ り ません。 アルテ ラ FPGA の ラ イ フ ・
サ イ ク ルに較べ、 多 く の MCU と DSP デバ イ ス では、 図 6 に示す よ う に、 そのベン ダがア
ルテ ラ よ り も ずっ と 早 く 旧型デバ イ ス を廃品にす る 傾向があ る ため、 ラ イ フ ・ サ イ ク ルは
5 ～ 10 年 と 大幅に短 く な り ます。 アルテ ラ では、 旧型製品を廃品にす る 代わ り に、 最長で
15 年の長い ラ イ フ ・ サ イ ク ルをサポー ト す る 戦略を取っ てお り 、 お客様が廃品管理に高い
コ ス ト を費やす こ と を防いでい ます。
Adoption Rate, Volume
図 6. 一般的な アルテ ラ FPGA と MCU/DSP デバ イ ス の ラ イ フ ・ サ イ ク ルの対比
Altera FPGA Life Cycle
Early
Early
Innovators Adopters Majority
Late
Majority
Laggards
5-7
2010 年 6 月 Altera Corporation
10
15
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
Page 8
産業用アプ リ ケーシ ョ ン向け FPGA
FPGA の ラ イ フ ・ サ イ ク ルの長 さ は、 産業用製品の耐用年数の長 さ と 良 く 調和 し 、 顧客の
デザ イ ン ・ リ ス ク を低減 し 、 その結果 TCO を削減 し ます。 設計者の要求が 1 つの FPGA
の限界を超え る 場合は、 その上のデバ イ ス ・ フ ァ ミ リ （例えば表 1 に示す よ う に、 Cyclone
III FPGA か ら Cyclone IV E FPGA へ）、 ま たは別の FPGA フ ァ ミ リ （例えば、 Cyclone IV E
FPGA か ら Cyclone IV GX FPGA ま たは Arria® II GX FPGA へ） の移行が可能です。 .
表 1. Cyclone IV E お よ び Cyclone III FPGA
ロジ ッ ク ・
エレ メ ン ト
ト ータル ・
メ モ リ （Kbit）
18×18 乗算器
Cyclone III/LS
5,136–198,464
414–8,019
23–396
n/a
n/a
82–535
Cyclone IV E (1.0 V)
6,272–114,480
270–3,888
15–266
n/a
n/a
94–535
Cyclone IV GX (1.2 V)
14,400–149,760
50–6,480
0–360
2–8
1
72–475
FPGA
ト ラ ン シーバ OPCIe ハー ド
I/O
IP ブ ロ ッ ク
ユーザー
I/O
産業用アプ リ ケーシ ョ ン向け FPGA
例に示す イ ン テ リ ジ ェ ン ト ・ ド ラ イ ブの よ う に、 Cyclone IV E FPGA 等のアルテ ラ ・ デバ
イ ス は、 同一のハー ド ウ ェ ア ・ プ ラ ッ ト フ ォ ーム を使用 し た複数製品の SKU、 IP 再使用、
製造中止を気にせずに済むデザ イ ン、 お よ び在庫管理を含め、 ハー ド ウ ェ ア と ソ フ ト ウ ェ
アの変更に対処可能なデザ イ ン ・ フ レ キ シ ビ リ テ ィ を提供 し ます。 こ れ ら の要因はすべて、
収益採算性を達成す る のに重要な役割を担っ てい ます。各市場のニーズに応 じ て、Cyclone
シ リ ーズ ・ フ ァ ミ リ 以上の性能を求め る お客様は、 Arria II GX FPGA 等の、 さ ら に大規模
な アルテ ラ 製品に移行で き ます。
性能上の理由で、外部ホ ス ト ・ プ ロ セ ッ サの必要な アプ リ ケーシ ョ ンでは、設計者は Intel®
ATOM ™プ ロ セ ッ サ、 お よ び PCI Express （PCIe） ベース のプ ロ セ ッ サ等の メ イ ン ス ト リ ー
ム ・ アーキ テ ク チ ャ に移行す る こ と がで き ます。 設計者は、 こ れ ら プ ロ セ ッ サ ・ アーキ テ
ク チ ャ の、 強力な ソ フ ト ウ ェ ア ・ エ コ ー ・ シ ス テ ム を活用す る こ と がで き ます。 さ ら に、
設計者は、 それ ら のプ ロ セ ッ サに含まれ る 高速 PCIe イ ン タ フ ェ ース を使用 し て I/O コ ン
パニオ ン ・ チ ッ プ と 通信す る こ と に よ り 一連のペ リ フ ェ ラ ル と I/O オプシ ョ ン を統合 し 、
産業用 イ ーサネ ッ ト ・ プ ロ ト コ ル、 SATA お よ びその他の IP の任意のバージ ョ ン を サポー
ト し ます。 図 7 は、 アルテ ラ の FPGA I/O コ ンパニオ ン ・ チ ッ プ ・ アーキ テ ク チ ャ の フ レ
キ シ ビ リ テ ィ を示 し てい ます。
図 7. I/O コ ンパニオ ン ・ チ ッ プ ・ アーキ テ ク チ ャ 用の ト ラ ン シーバを含む Cyclone
IV GX FPGA
PCIe
Integrated CPU
with PCI Express
CAN
RS252/
RS485
Ethernet
GPIO
I2C
Flexible I/O Companion with
Altera Transceiver FPGAs
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
2010 年 6 月 Altera Corporation
結論
Page 9
結論
設計者が、 製品の機能強化、 機能ま たは コ ン ポーネ ン ト の製造中止に よ る 製品の交換、 ま
たは ス タ ー ト ラ イ ンか ら 新 し い製品バージ ョ ン を発表す る 場合、 Cyclone シ リ ーズ FPGA
に よ り デザ イ ン ・ フ レ キ シ ビ リ テ ィ を提供 し 、 設計者が最終目的、 すなわち利益を伴 う 製
品の成功を達成す る お手伝いを し ます。 既存の標準製品の補完ま たは交換を行 う 際にアル
テ ラ FPGA の メ ソ ド ロ ジ を活用す る こ と で、 製品の ラ イ フ タ イ ム を通 じ て、 開発、 機能強
化、置 き 換えお よ び保守 コ ス ト の観点か ら 、企業が TCO の削減を実現す る 助け と な り ます。
詳細情報
■
産業機器市場 :
www.altera.co.jp/industrial
■
ビデオ ・ デモ : 「FPGA 1 チ ッ プで、 複数の産業用 イ ーサネ ッ ト ・ プ ロ ト コ ルを サポー
ト す る 方法」 :
www.altera.co.jp/b/support-multiple-industrial-ethernet-protocols-single-fpga.html
■
Webcast 「Designing with Multiple Industrial Ethernet Standards on a Single Hardware
Platform」 :
www.altera.co.jp/education/webcasts/all/wc-2009-industrial-ethernet-single-fpga.html
■
■
ホ ワ イ ト ペーパー : 「産業用 イ ーサネ ッ ト に対応す る 柔軟性の高い ソ リ ュ ーシ ョ ン」 :
www.altera.co.jp/literature/wp/wp-01037_j.pdf
ホ ワ イ ト ペーパー : 「アルテ ラ の FPGA で構築す る、 TÜV 認定 機能安全シ ス テ ム」 :
www.altera.co.jp/literature/wp/wp-01123-functional-safety_j.pdf
■
Industrial Partner ： IXXAT Automation GmbH:
www.altera.co.jp/b/ixxat-partner.html
2010 年 6 月 Altera Corporation
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
Page 10
謝辞
■
Cyclone シ リ ーズ FPGA について :
www.altera.co.jp/products/devices/cyclone-about/cyc-about.html
■
オン ラ イ ン ・ セ ミ ナー 「業界で最 も 低 コ ス ト 、 低消費電力の FPGA で ト ー タ ル ・ シ ス
テ ム ・ コ ス ト を削減」 :
www.altera.co.jp/education/webcasts/all/wc-2009-cyclone-iv.html
■
Nios II プ ロ セ ッ サ : 最 も 汎用性に優れたエ ンベデ ッ ド ・ プ ロ セ ッ サ :
www.altera.co.jp/nios2
■
New BeMicro FPGA Evaluation Kit—Only $49
Build an Embedded Processor System in an FPGA in Minutes:
www.altera.com/b/nios-bemicro-evaluation-kit.html
■
開発 ソ フ ト ウ ェ ア :
www.altera.co.jp/products/software/sfw-index.jsp
■
アルテ ラ ・ ト レーニ ン グ :
www.altera.co.jp/education/training/trn-index.jsp
■
アルテ ラ ・ コ ーポ レーシ ョ ン、 イ ン ダ ス ト リ アル / オー ト モーテ ィ ブ ・ ビ ジネ ス ・ ユ
ニ ッ ト 、 シニ ア ・ テ ク ニ カル ・ マーケ テ ィ ン グ ・ マネージ ャ / 著者 Jason Chiang
■
ロ ー コ ス ト 製品、 シニ ア ・ プ ロ ダ ク ト ・ マーケ テ ィ ン グ ・ マネージ ャ Tom Schulte
■
ア ル テ ラ ・ コ ーポ レ ー シ ョ ン、 プ ロ ダ ク ト ・ マー ケ テ ィ ン グ ・ マ ネー ジ ャ 、 Stefano
Zammattio
■
IXXAT, Inc.、 CEO、 Bill Seitz
謝辞
改訂履歴
表 2 に、 本資料の改訂履歴を示 し ます。
表 2. 改訂履歴
日付
バージ ョ ン
変更内容
2010 年 6 月
1.1
設計資産保有の総 コ ス ト の ウ ェ ブページお よ びオン ラ イ ン ・ セ ミ ナーを追加。
2010 年 3 月
1.0
初版
産業用アプ リ ケーシ ョ ンにおけ る 、 設計資産保有の総 コ ス ト の削減
2010 年 6 月 Altera Corporation