1. No category

정보재료공정_2011년 봄학기
110330
■ 5.0 N
+
담당교수 : 송오성 ([email protected])
S/D
- 현재 4.0 GATE 까지 끝낸 후의 모습이다. 5.0~6.0까지 할 공정을 함께 표시
해 두었다.
- FLD는 STI 공정으로 했고, 이제 p-well에서 N + S/D을 심고 n-well에 P + S/D
를 심는 공정을 할 차례이다.
- 각각의 공정을 할 때, 사진 작업을 하는데, 이때 FLD를 포함한 다른 쪽 Well까
지 모두 PR로 덮은 다음 도핑작업을 실시하게 된다.
□ 0080 N
+
S/D Mask
- N-MOS의 N + Source와 Drain 영역 형성을 위해
75 As
+
이온 주입을 하기 위
한 P.R mask Pattern을 형성한다. 사진 공정에 사용되는 Mask I.D는 NSD이
며 <표 3>과 같은 사진 공정으로 진행한다.
- Well을 심을때는 Hard Mask를 써야하지만, S/D은 깊게 심는 것이 아니기
때문에, Soft Mask인 P.R로 해도 가능하다.
□ 0082 N + S/D Implantation
- N-MOS의 N
+
Source와 Drain영역을 위한
15
2
75 As
+
이온을 주입한다. 이온 주입
은 80keV의 에너지로 5x10 /cm 의 dose로 주입한다. P
+
Source와 Drain을
위한 이온은 BF 2인데 B는 고온에서 빠른 속도로 확산을 하므로 후속 공정의
제어에 어려움이 있으나 As는 B에 비해서 확산 속도가 느리므로 N
와 Drain 영역을 위한 As 이온 주입을 먼저하고 이어서 P
역을 위한 BF 2 이온 주입을 하게 된다. N
+
+
+
Source
Source와 Drain영
S/D 이온 주입 과정은 아래 <그림
14>와 같다.
□ 0084 PR Strip
- 0082 공정에서 N+ S/D 이온 주입 공정의 Mask로서 사용된 P.R은 As이온
주입에 의하여 표면이 변성이 되므로 O 2 Plasma를 이용한 표면의 PR을
Ashing을 한 후, 120℃, H 2SO 4/H 2O 2 = 4/1 용액으로 제거한다.
- As로 인해 오염된 P.R을 제거하는 공정이라고 생각하면 된다.
□ 0086 Clean
- PR을 제거한 후, Si 웨이퍼의 Clean 공정을 한다. 이때 보호해야할
층이 있으므로, RCA Cleaning 공정에서 BHF 단계는 생략한다.
- 28 -
SiO2
정보재료공정_2011년 봄학기
담당교수 : 송오성 ([email protected])
→ 0084와 0086은 결국 묶을 수 있는 공정이다. (PR Strip 또는 Clean으로)
□ 0088 Anneal( 혹은 Drive in)
- S/D에 주입된 As 이온은 고온 열처리를 통하여 활성화 해줘야한다. 활성화
조건은 950℃에서 30분간 행해진다.
■ 6.0 P+ S/D
□ 0090 P
- N
+
+
S/D Mask
S/D 이온 주입 공정과 마찬가지로 P-MOS의 S/D의 P
+
영역의 이온 주
입을 위한 사진공정을 하게 된다. 여기에 사용되는 Mask I.D는 PSD이며 사
진 공정의 순서는 <표 3>의 과정과 동일하다.
□ 0092 P + S/D Implantation
- P
+
+
S/D 이온 주입 공정에는 BF 2 가 사용된다. B이온을 사용하지 않고 BF 2
+
를 사용하는 이유는 B이온이 다른 이온에 비해서 작고 가벼우므로 기판 깊숙
이 주입되는데 BF 2+ 는 이에 비해 질량이 크므로 주입 깊이를 조절하기가 용
이하다. P
다. P
+
- 그냥
+
15
2
S/D 이온 주입 에너지는 40keV이고, 주입 Dose는 3x10 /cm 이
S/D 이온 주입 과정은 아래 <그림 15>와 같다.
B이온은 Gas상태로
존재하는데, 매우
Toxic하기 때문에
BF 2+라는
Liquid상태로 만들어 다공성 규조토에 담아서 이동시키면 매우 안정하다. 이
를 전자석과 전기장으로 가속화시켜 웨이퍼의 원하는 위치에 Implantation을
한다.
□ 0094 P.R Strip
- 앞선 N + S/D공정에서와 마찬가지로 변질된 PR을 제거하기 위해 O 2 Plasma
를 이용한 표면의 PR을 ashing한 후, 120℃ H 2SO 4/H 2O 2 = 4/1 용액으로 제
거한다.
- 29 -
정보재료공정_2011년 봄학기
담당교수 : 송오성 ([email protected])
□ 0096 Clean
- PR을 제거한 후, Si 웨이퍼에 Cleaning 공정을 한다. 역시 BHF에 담그는 과
정은 생략한다.
- 앞선 N
+
S/D공정에서와 마찬가지로 보호해야할
SiO2 층이 있으므로, RCA
Cleaning 공정에서 BHF 단계는 생략한다.
(0094, 0096은 하나로 묶을 수 있음)
□ 0098 Anneal
- Source와 Drain에 주입된 BF2+이온은 고온 열처리를 통하여 활성화해줘야
한다. 활성화 조건은 900℃에서 30분간 행해진다.
★ < Special Topic >_< Halo >
- 실제 S/D이 <그림 15>와 같이 생긴다면 Channel의 Turn On이 늦어진다.
- 일종의 Carrier(e
-
+
,h )의 End Effect때문인데 Halo라는 부분을 만들어주면
Turn On이 빠 르 게 된다.
- HALO = LDD(Light Doped Drain) = MDD(Mediately Doped Drain)
- 이를 만드는 방법?
→ 도핑할 때 Silicon Wafer를 Tilting해 서 도 핑 을 한다.
- 예전에는 4.6 N-LDD(Mask, iip, PR strip, Clean), 5.0 N+ S/D, 5.6 P-LDD,
6.0 P+ S/D로 Mask작업을 두 번 더 했으나, 요즘에는 0080과 0090의 Mask작
- 30 -
정보재료공정_2011년 봄학기
담당교수 : 송오성 ([email protected])
업에서 바로 동시에 한다.
따라서 현실적인 iip공정은
4.6 N-LDD
5.0 N+S/D
5.6 P-LDD
6.0 P+S/D
이다.
■ 6.2 Salicide
- Mask는 없지만 중요한 공정이기에 소제목을 가진다.
- Si위에 바로 Al 금속을 증착시켰을 때 생기는 두 가지 문제!
1) Schottky Barrier
→ 접촉 저항 증가 → RC Delay 증가
2) Al이 Si의 (111)면을 따라서 AlSix 라는 합금을 만듬
→ 저항이 증가 & 합급이 서로 접촉해서(Spike) 단락이 일어남
- 결국 접촉 부분에 Ohmic Contact를 하면서, Diffusion Barrier역할을 하면서,
D/E시 선 택 비 가 높 은 물 질 을 찾아야했음.
- Silicide의 개발사
㉠ WSix : 가장 초기의 물질, 부피 팽창이 심해서 폐기됨
㉡ TiSi2 : Gate 선폭이 0.25㎛ 이하가 되니 상변태에 의해 저항 급증
- 長 : 만들기가 쉽다
- 短 : Si이 Metal쪽으로 확산해서 생기는 물질. 부피팽창이 크다.
: Gate의 TiSi2와 S/D의 TiSi2가 만나서 단락 가능성이 크다.
: 선폭 의존성이 크다.
㉢ CoSi2 : 0.18 ~0.09㎛에서 부피팽창으로 인한 Short
- Metal이 Si쪽으로 확산해서 생기는 물질이다.
- Si 표면에 O가 있으면 물질이 생기지 않아 Plasma Cleaning을 꼭 해야
한다 → 공정의 까다로움
㉣ NiSi : 현대 반도체에 많이 쓰이는 물질
- 長 : 공정이 단순하며 부피팽창이 작다.
- 短 : 700℃가 넘으면 상변태(NiSi2)해서 부도체가 된다.
- 고밀도 C-MOS에 많이 쓰인다.
- 유리 기판 Display에도 많이 쓰인다.
- Eg = 0.6eV → IR을 흡수!
→ 창문에 바르면 IR의 출입을 막아줘서 여름엔 시원, 겨울엔 따뜻
- 31 -
정보재료공정_2011년 봄학기
담당교수 : 송오성 ([email protected])
→ Smart Coating!
- 정리
㉠ Ohmic Contact : R↓ → Speed↑
㉡ Si/M Diffusion Barrier
㉢ MC 공정에서 D/E의 Stopping Layer 역할
㉣ 유망한 물질 : CoSi2, NiSi
- 어떻게 선택적으로 Gate, S/D에 Silicide를 심을 것 인가?
《 Salicide = Self Aligned Silicide Process》
ⅰ) Spacer
~ SiN, SiO, 부도체 박막 CVD한 후, D/E을 한다.
ⅱ) Ni Deposition
~ Sputtering으로 Ni을 증착시킨다.
ⅲ) Rapid Thermal Anneal(RTA)
~ 표면부만 살짝 어닐링한다.(Ni과 Si가 서로 확산!, Spacer와는 반응 안함)
ⅳ) Clean
~ H2SO4, H2NO3에 담가서 Ni 남은 부분을 다 없앤다.
- 32 -
정보재료공정_2011년 봄학기
담당교수 : 송오성 ([email protected])
- 좋은 Salicide 공정이란?
ⅰ) No Bridge Effect
ⅱ) No Dopant Affection (N+와의 농도에 영향을 주면 안됨)
ⅲ) No G ox Affection (Gate Oxide에 닿아서 반응하면 안됨)
★ < Special Topic >_< Plasma Damage >
- Plasma Damage?
: 번개와 같은 현상으로 Spark가 튀어 기판을 손상시키는 일을 지칭한다.
- 해결 방법
ⅰ) 피뢰침을 이용
: 기판을 올려놓는 부분 옆에 기판보다 좀 더 높게 탐침 설치
ⅱ) 균일한 플라즈마 생성
: 전자석을 달아서 플라즈마를 회전시킴으로써 Uniform한 플라즈마 생성
ⅲ) Protection Module Bypass
: 안테나 회로를 내장하고 기판에 도전성 Layer를 단다.
※ PE-CVD, PE-PVD, PE-D/E
- 플라즈마를 이용한 증착에 있어서는 공정의 적정 온도가 존재한다. 이는 너
무 적은 Thermal Energy를 주면 증착 원자가 자기 자리에 가기도 전에 증착
이 되는 것과 너무 많은 Thermal Enery를 주면 증착 원자가 자기 자리에 붙
었다가 다시 기화되는 지점의 중간 온도로 생각할 수 있다.
- 33 -