מבוסס ורילוג -ו -ל תכנון לוגי קורס FPGA ASIC
קורס תכנון לוגי ל ASIC-ו FPGA-מבוסס ורילוג מטרת הקורס קורס זה מיועד להכשיר אנשי פיתוח לבצע תכנון דיגיטלי פרקטי של FPGAו .ASIC -הקורס מתחיל במבוא לתכנון צ'יפים ,ארכיטקטורה של צ'יפים ,יסודות של לוגיקה וטרנזיסטורים ,מלמד ,VERILOG סינתזה של סכמה מהקוד ,אנליזה של זמנים ,ומבוא לוריפיקציה .בנוסף ,הקורס מכיל תרגולים מעשיים רבים ,שימוש בכלי פיתוח המקובלים בתעשייה ,וכן פרוייקט מעשי גדול בשיטות המקובלות בתעשייה כולל הצגת הפרוייקט ותהליכי .DR קהל היעד מטרת הקורס היא להכשיר בוגרי לימודי אלקטרוניקה ומחשבים לעבודה במקצוע של FRONT END .DESIGNER דרכי ההוראה בקורס חוברת קורס +חומרי עזר מודפסים שימוש בתוכנות פיתוח מתקדמות הנהוגות בחברות המובילות בתעשייה תרגול מעשי ,כתיבת קוד ורילוג לדזיין ווריפיקציה והרצת סימולציות לימוד לעומק של פרוייקט מהתעשייה ביצוע פרוייקט מעשי מהתעשייה על כל שלבי הפיתוח והצגתו מתכונת הקורס: מיקום :מכללת מגמות ,פארק אזורים ,פתח תקווה מפגשים :הקורס יכלול 18מפגשים שבועיים של 4שעות מחיר( ₪ 8,022 :ניתן לשלם עד 6תשלומים בכרטיס אשראי ללא ריבית) מרצי הקורס: מוריס אנדר – מרצה מנוסה מהתעשייה עם ותק של הרבה הכשרות ומאות בוגרים העובדים כיום בתעשיית השבבים. איל יצקן – מרצה בכיר ,מנהל מחלקות VLSIבמספר חברות בתחום הפיתוח ,מרצה באקדמיה, CTOשל צ'יפ דזיין קולג' ואחראי לחומרי הלימוד אולג קופרשלג – מומחה לתכנון שבבים מהתעשיה עם נסיון רב בפיתוח FPGAו ASICעל כל שלבי הפיתוח. סילבוס לקורס תכנון לוגי ל ASIC-ו FPGA-מבוסס ורילוג שיעור :1מבוא ל FPGA /CHIPדזיין תיאור מסלול הלימוד מבוא לתחום השבבים וה VLSIולטכנולוגיה רקע על התעשייה וההתפתחות בשנים האחרונות מושגי יסוד ב FPGAו ASIC מבנה רכיבים מתכנתים ( CPLDו ( FPGA שיעור :3מבוא לורילוג ,מבנים לוגיים לחומרה רקע על שפות RTL/HDL עקרונות השימוש בשפות לתיאור חומרה ורילוג ו- VHDL תרגול :5מבוא ל MODELSIM/QUESTA לימוד השימוש בכלי הרצת קומפילציה וסימולציה על דוגמאות תרגול :7כתיבה וסימולציה של בלוקים כתיבה והרצה של דוגמאות דזיין שיעור :9נושאים מתקדמים ,FSM :סינכרון כתיבה נכונה של סוגי מכונות המצבים המקובלים בתעשייה סינכרון שעונים עד רמת הטרנזיסטור שיעור :2מערכת על שבב ()SOC מבנה ומרכיבים של מערכת על שבב תאור מעמיק של כל המרכיבים אופן הפעולה של SOCהחל משלבי האיתחול אופן הפעולה של AMBA BUS דוגמאות של צ'יפים שונים והמבנה שלהם שיעור :4ורילוג מתקדם ,לוגיקה סינכרונית תכנון מבני חומרה בסיסיים כמו מונהSR, עקרונות כתיבת הקוד הנכונה לסינתזה שיעור :6וריפיקציה באמצעות ורילוג הבנת הצורך ואופן הוריפיקציה כתיבה נכונה של TBושיטות ה DEBUG שיעור :8פרוייקט דוגמא מהתעשייה הבנה לעומק של פרוייקט מהתעשייה הבנת השיקולים באופן כתיבת ה RTL שיעור :11מבוא לוריפיקציה עקרונות הוריפיקציה המודרנית שפות ושיטות הוריפיקציה המקובלות בתעשייה שיעור :11וריפיקציה של פרוייקט הדוגמה ומתן תרגול :12הרצת פרוייקט דוגמא הרצת הפרוייקט מהתעשייה פרוייקט מסכם לימוד והבנה של קוד הוריפיקציה של הפרוייקט איתור באגים מכוונים בפרוייקט הבנה מלאה של הפרוייקט ושימוש ב CODE מהתעשייה COVERAGE תאור הפרוייקט המסכם והסבר על אופן הביצוע וההצגה שלו מפגש :13פגישת KICKOFFלפרוייקט מפגש PDR :14לפרוייקט הצגת הסטודנטים של הדרך שבה הם מבינים את הפרוייקט המסכם בדיקת שאלות הסטודנטים לגבי הפרוייקט לפני ביצוע הצגת הסטודנטים של המפרט של הפרוייקט אותו הם מבצעים קבלת אישור לכתיבת הקוד וביצוע הפרוייקט סגירת נושאים פתוחים בהבנת הביצוע שיעור :15מבוא לסינתזה ותזמונים שיעור :16סינתזה ל FPGAובדיקת תוצאות מבוא לשיקולי TIMINGבתכנון חומרה ל ASIC ול FPGA הבנה של אופן הגדרת התזמונים של הרכיב הבנה בקריאת דוחות TIMINGוהדרך לפתרון בעיות תרגול :עבודה מודרכת על הפרוייקט עבודה על סיום הפרוייקט ופתרון בעיות עם המתרגל סינתזה ל ,FPGAהרצה ובדיקת תוצאות לדוגמאות ,אנליזה של התוצאות ואופטימיזציה שיעור ,FDR :16הצגת פרוייקטים ,סיכום הצגת הפרוייקט המסכם לפי קבוצות סיכום ההכשרה חלוקת תעודות סיום לפרטים נוספים אנא צור/י קשר עם נתנאל בטלפון 20-6060216או 254-4066184 או באימייל [email protected]או דרך האתר www.chipdesigncollege.com נשמח לראותך בין תלמידנו צוות הייטק אקספרטס (צ'יפ דזיין קולג') מבית מייפל טכנולוגיות בע"מ
© Copyright 2024