5 - , , ¯ –
מבוא למודלים סיפרתיים – איך מממשים אלגברת מיתוג בחומרה פרק - 5שערים לוגיים ,מעגלים לוגיים ,תכנון לוגי שער לוגי ) ( Logic gateהוא התקן חומרה המממש פונקצית מיתוג .לשערים המממשים את הפעולות היסודיות יש סימנים מוסכמים .לכל השערים, פרט למהפך ) ,(NOTשתי כניסות או יותר .למהפך כניסה אחת . a t t=a•b שער : AND b t a b c t a b c שער : NOR ’)t = (a + b t a b שער : XOR t=a⊕b t a b שער : NOT ’b = a b a שער : OR שער : NAND t=a+b+c ’) t = ( a • b • c 117 ציורי השערים מורכבים מסמל ומקווים .הקווים מצד שמאל לסמל מיצגים את כניסותיו ,כלומר את משתני הפונקציה .הקו מימין מסמל את היציאה, כלומר את ערך הפונקציה . 118 1 ציור השער משמש לשתי מטרות: .1ייצוג גרפי של פונקציות מיתוג .כל התיאורים להלן שקולים :תיאור גרפי בעזרת שערים לוגיים ,ביטוי מיתוג ,תיאור באמצעות טבלת אמת ,תיאור בעזרת מפת קרנו . .2תיאור גרפי של רכיב אלקטרוני .במקרה זה הסמל מייצג את הרכיב האלקטרוני והקווים מתארים חוטים חשמליים המיועדים להעברת האותות החשמליים אל הכניסות ומן היציאה . 119 מעגלים לוגיים צירוף של שער לוגי אחד או יותר לצורך חישוב פונקצית מיתוג מורכבת יותר נקרא מעגל לוגי או מעגל מיתוג . המשתנים של הפונקציה נקראים כניסות המעגל ותוצאת הפונקציה היא יציאת המעגל . יציאת המעגל הלוגי תלויה אך ורק בצירוף המסוים העכשווי של הערכים הלוגיים של כניסותיו )“השמה”( ולכן הוא קרוי גם מעגל צירופי ) ) ( combinational logicאין כל "זכרון"( דוגמא למעגל לוגי וביצוע אנליזה: )T(H+W T H+W T H W A = T(H+W)+W’•P A W’P 120 ’W P 2 המעגל מורכב מציורי שערים המחוברים בקווים .ציור המעגל ניתן לפירוש כפול: .1ייצוג של פונקציית המיתוג. .2מיפרט של מעגל אלקטרוני -הסמלים הינם רכיבים והקווים מייצגים קווי חשמל . 121 הפשטה ספרתית כיצד מציגים ערכים ' '0ו ' '1על ידי מעגל לוגי ? מצד אחד :במעגלים לוגיים יש שני מדדים :זמן ומתח חשמלי .שני אלה הם מדדים רציפים שיכולים לקבל כל ערך בתוך טווח מסוים. מצד שני :באלגברת המיתוג יש שני ערכים בדידים בלבד '0' :ו '. '1 הפתרון: .1מתח חשמלי מייצג ערך לוגי .למשל ,מתח חשמלי גבוה מייצג ‘ ’1ומתח חשמלי נמוך מייצג ‘ . ’0מתחים מסוימים אחרים ,למשל בין “גבוה” ל”נמוך” מוגדרים כבלתי קבילים לייצוג ערכים לוגיים . .2בזמנים מסוימים מוסכם שהיציאה של מעגל מייצג את ערכה של פונקציית המיתוג . בזמנים אחרים מוסכם שהמעגל איננו מייצג את ערך הפונקציה . 122 3 שקף ריק 123 רמות לוגיות שני הערכים הלוגיים ’0‘ ,ו , ’1‘ -מיוצגים במעגלים אלקטרוניים על ידי רמות מתחים )“רמות לוגיות"(. מעגל חשמלי מקבל את הספקת החשמל שלו מספק חשמלי ) כמו סוללה(, המספק מתח גבוה ) Vplusהקרוי גם “מתח הספק”( ומתח נמוך ) Vminusהקרוי גם “אדמה”( .רמות המתחים vהקיימות בתוך המעגל מוגבלות לתחום . Vminus <= v <=Vplusלדוגמא , . Vminus=0volt , Vplus=5voltמשרעת המתחים מוגדרת כ ∆v ≡ Vplus − V min us - אפשר לדוגמא להחליט ש- ’ ‘1לוגי מיוצג על ידי Vplus − 0.2∆v = 4volt ≤ v ≤ 5volt = Vplus 124 ’ ‘0לוגי מיוצג על ידי V minus= 0volt≤ v ≤1volt=V minus+ 0.2∆v 4 המיפוי בין מתח ) רציף ,אנלוגי ( לבין רמה לוגית ) דיסקרטית ,בדידה ( חייב לקיים: .1הגדרתיות – אמינות מירבית :מספיק מרווח בין ' '0ל. '1' - .2חסינות – גמישות מירבית :טווח ערכים מסוים ייצג ' '0או '. '1 125 רעש ושולי רעש כל שער לוגי צריך לייצר ביציאות שלו מתח הנמצא בתחומי הרמות הלוגיות המותרות ,כלומר מייצגות ' '0או '. '1 מצד שני ,ייתכן שהאות החשמלי “יתקלקל” במקצת תוך כדי המעבר בחוטים המקשרים את השערים .נהוג לכנות קלקול כזה בשם “רעש” .ה”קלקול ” מתבטא ביצירת מתחים החורגים מן התחומים המותרים . נניח למשל שרמת הרעש הינה לכל היותר 0.5וולט .במקרה כזה יש לחייב כל רכיב לוגי להבין כי אות כניסה הנמצא בתחום המתחים 3.5 - 5.5וולט מייצג ‘ ’1לוגי ואות כניסה הנמצא בתחום - 0.5 - 1.5וולט מייצג ’ ‘0לוגי . בדרך כלל משתדלים להימנע ממתחים החורגים מגבולות ] . [ Vminus,Vplus שערים לוגיים נבנים בהתאם לעיקרון ה static discipline -שקובע שאם הכניסות הן בערכים לוגיים חוקיים אזי לאחר זמן השהייה מתאים היציאה של השער תהיה ברמת מתח חוקית ,על פי הכלל הלוגי שמייצג השער . 126 5 4 5 Voh Vplus 2 3 Vil Vih ’Output ‘1 1 0 volt Vol Vminus ’Output ‘0 ’Input ‘1 ’Input ‘0 Forbidden Zone כל רכיב מוגדר חשמלית על ידי ארבע רמות המתחים הבאות: - Vil .1מתח הכניסה המכסימלי שחייב להיות מתורגם ל ’0’-לוגי. - Vol .2מתח היציאה המכסימלי המותר לצורך ייצוג ‘ ’0לוגי. - Vih .3מתח הכניסה המינימלי שחייב להיתרגם ל ’1’-לוגי. - Voh .4מתח היציאה המינימלי המותר לצורך ייצוג ‘ ’1לוגי . 127 מבוא חסינות לרעש ''1 מתח מינימלי עבור ''1 חסינות לרעש ''0 מתח מכסימלי שיתורגם ל – ''0 Vih Vil מוצא Voh Vol מתח יציאה מינימלי עבור ''1 מתח יציאה מכסימלי עבור ''0 128 6 הפרש המתחים ) 0.5וולט בדוגמא ( בין רמות הכניסה והיציאה מהווה “שולי רעש” ומסייע להגדיל את אמינות המעגל ועמידותו לבעיות חשמליות . במרכז תחום המתחים נמצא האזור ה”אסור” שבו הערך הלוגי אינו מוגדר . המשתנים הלוגיים עוברים דרך התחום האסור בעת השינוי מ ’0’-ל’ 1’- וחזרה ,אבל הרכיב הלוגי צריך להיות מתוכנן כך שמעבר זה יתרחש במשך זמן קצר ככל האפשר . 129 תכונות של שער לוגי שער לוגי הוא רכיב המממש פונקצית מיתוג ,בעל התכונות הבאות: .1כניסה אחת או יותר שמקבלות את הערכים ' '0או '. '1 .2יציאה אחת או יותר שמקבלות את הערכים ' '0או '. '1 .3הרכיב קובע ערך לכל יציאה בעבור כל צירוף אפשרי של ערכים לכניסות ) למשל טבלת אמת(. בפרט :אין זיכרון או הסתמכות על מצבים קודמים ! .4קיימות מגבלות תזמון פיזיות ,ובפרט השהייה .( propagation delay ) , : tpdאם מספקים לרכיב כניסות יציבות שאינן משתנות בזמן החל מזמן , tאזי יציאות הרכיב תהיינה יציבות ונכונות החל מזמן t+tpd 130 7 תכונות של מעגל צירופי מעגל צירופי הוא צירוף של מעגלים לוגיים המחוברים ביניהם על פי הכללים הבאים: .1כל רכיב במעגל הוא שער לוגי. .2כל כניסה לשער לוגי במעגל היא או כניסה למעגל או יציאה של שער לוגי אחר במעגל. .3יציאות של שערים לוגיים במעגל יכולות להתחבר רק לכניסות של שערים לוגיים אחרים במעגל ) ולא ליציאות אחרות ( . .4כל מסלול במעגל העובר דרך שערים לוגיים בכיוון מן הכניסה אל היציאה עובר דרך כל שער לוגי פעם אחת לכל היותר ) כלומר אין לולאות ( . יש כיוון במערכת ואין זיכרון או הסתמכות על מצבים קודמים. .5כיציאות המעגל ניתן לבחור כל כניסה למעגל וכל יציאה של שער לוגי במעגל . נשים לב :מעגל שבו יש שער לוגי שיציאתו מחוברת לאחת מכניסותיו אינו מעגל צירופי . 131 אסור ! בניית שערים לוגיים בעזרת מתגים המימוש כיום של שערים לוגיים נעשה באמצעות טרנזיסטורים בטכנולוגיה הקרויה . CMOSלהלן נציג מודל מופשט של שערים ,המבוסס על מימוש על ידי מתגים ) איננו מציגים מימוש על ידי טרנזיסטורים אלא על ידי מתגים. מבחינה לוגית התוצאה זהה (. מימושים קודמים: RTL – Resistor – Transistor Logic שילוב של טרנזיסטורים ונגדים )( resistors TTL – Transistor – Transistor Logic טכנולוגיה המבוססת על טרנזיסטורים בלבד. 132 8 לכל מתג שלושה קצוות -קצה אחד Cהמשמש ככניסת בקרה ושני קצוות Aו B -המשמשים ככניסה ויציאה של “מידע ”. ישנם שני סוגים של מתגים P ,ו: N - A A N P C=1 B ’ : C = ‘0מתג מחובר ’ : C = ‘1מתג פתוח C=0 B ’ : C = ‘0מתג פתוח ’ : C = ‘1מתג מחובר 133 מבנה ואפיון עקרוני של מהפך שער , NOTמהפך ,מורכב מזוג מתגים המחוברים בטור בין הקבועים ‘’ 0 ו ’ , ’1כאשר ’ A=‘0מתג Nמנותק ומתג Pמחובר ,וכך עובר הקבוע ‘’1 ליציאה . Bכאשר ’ A=‘1מתג Nמחובר ומתג Pמנותק ,וכך עובר הקבוע ’ ‘0ליציאה .בכל מקרה . B=A’ , קבוע ‘’1 Vcc=+5V בטרנזיסטור נקרא collector P B Vout 134 N A Vin “אדמה” ,קבוע 'GND , '0 בטרנזיסטור נקרא Emitter 9 מתג '0' : Pמחובר ' '1פתוח מתג '0' : Nמחובר ' '1פתוח שער NANDמורכב מארבעה מתגים כלהלן : ’‘1 B A NAND B 0 1 1 1 0 1 1 0 A 0 0 1 1 P B P A Z N רכיב כזה שבו יש את הקבועים ' '0ו ' '1הוא רכיב , activeכלומר מבטל רעשים בכניסות שלו. N B 135 פעולת המהפך מוצגת בגרף המתחים כניסה-יציאה הבא : Vout Vohערך מינימום ל'1' - נדגיש: .1השינוי מ '0'-ל'1'- וההיפך לוקח זמן .2במשך זמן השינוי המצב לא מוגדר .3יש הבטחה לרמות לוגיות. Vin ’‘1לוגי מצב אסור – מצב לא מוגדר Volערך מכסימלי ל'0' - Vih מתח כניסה מינימלי שהוא ''1 Vil ’‘0לוגי כל עוד בכניסה יש ערך ל'0'- )מתחת למכסימום המותר( מובטח שביציאה יהיה ערך הגדול מהמינימום ל'1'- שיפוע הגרף גדול ביותר באזור האסור -כל שינוי קל במתח הכניסה מביא 136לשינוי חזק במתח היציאה ,במטרה לקיים את הדרישה שהמעברים באזור האסור יתרחשו בזמן קצר ככל האפשר . 10 שינויי המתח לאורך הזמן “ -צורות גלים “ ) ( waveforms כניסה Vin ’‘1 50% ’‘0 time Thl Tcd Tlh Vout יציאה ’‘1 50% ’‘0 time Tr Tf 137 : Tlhזמן ההשהיה המכסימלי מכניסה ליציאה כאשר הכניסה "יורדת" והיציאה "עולה" ,כלומר הכניסה משתנה מ ' '1ל ' '0והיציאה משתנה מ ' '0ל '. '1 זמן זה נמדד בדרך כלל מהרגע בו הכניסה היגיעה למחצית הדרך מ ’ ’1ל ’ ’0ועד הרגע בו היציאה מגיעה לאותו ערך. שני המעברים ,בכניסה וביציאה ,מתרחשים במשך זמן סופי וגדול מ . 0 : Thlזמן ההשהיה מכניסה ליציאה כאשר היציאה “יורדת” . שני הזמנים Tlhו Thlמאוחדים לעיתים תחת מדד יחיד הנקרא זמן ההשהיה ) ( propagation delayומסומן . Tpd : Tpdפרק הזמן המכסימלי העובר משינוי במבוא ועד לקבלת השינוי במוצא ) חסם עליון ( . השהייה δ 138 שער אידאלי הופך לשער עם השהייה δ 11 עבור שערים עם כמה כניסות ,אם יש הבדל בין ה Tpd -בין כניסות שונות אל היציאה ,היצרן מגדיר לכל כניסה את ה Tpd -שלה. : Trזמן העליה ) (riseהנמדד בדרך כלל מהרגע בו הסיגנל עבר 10%מכלל השינוי שהוא עומד לעבור ועד ) 90%בזמן עליית מתח (. : Tfזמן הירידה ) – (fallכמו Trכאשר מתח יורד. : Tcdזמן ה”זיהום " ( contamination ) -פרק הזמן המכסימלי המתחיל מן הרגע שבו הכניסה מתחילה להשתנות ,אשר בו מובטח כי היציאה לא תשתנה עדיין. ברכיבים צירופיים זמן זה נחשב בדרך כלל אפסי .בדרך כלל מניחים . Tcd=0 ) מסלול קצר ביותר בין כניסה ליציאה ( . 139 בכל אחד מן המעברים ,סדר המאורעות הוא כלהלן: .1הכניסה מתחילה להשתנות. .2במשך Tcdלאחר מכן מובטח שהיציאה לא תשתנה. .3לאחר Tpdהחל מן השינוי בכניסה תשתנה גם היציאה ,כך שהיציאה תעבור את נקודת האמצע Tpdלאחר שהכניסה עברה את נקודת האמצע . .4עליית היציאה ) או ירידתה ( תימשך ) Trאו ( Tfללא קשר עם .Tpd Tpd , Tcdמצטברים עבור חיבור מספר רכיבים באופן טורי .למשל: ’’1’->’0 ’’0’->’1 ’X:’0’->’1 a z 2 x y ’X=‘0 ’Y=‘1 1 140 12 נניח ש ' y = '1כל הזמן .ברגע t=0משתנה xמ ’ ’0ל ’ ’1וידוע ש Thl(NAND)=100psוכן . Tlh(NOT)=80psאנו מסיקים כי משתנה הביניים aירד מ ' ’1ל ’ ’0בזמן t=100psלכל המאוחר ) ואולי קודם לכן (, היציאה zתעלה ל ’ ’1בזמן t=180psלכל המאוחר )ואולי קודם לכן( ,ומשך ההשהיה הכולל של המעגל הוא Tpd=180ps לעומת זמני ההשהיה ,זמני העלייה והירידה , Tfו Trאינם מצטברים .ברכיבים לוגיים בעלי מספר כניסות ו/או יציאות Tpd , Tcd ,מתוארים לעיתים עבור כל זוג כניסה-יציאה לחוד .למשל ,במעגל הנ”ל ייתכן וההשהיה מ xועד z שונה מאשר ההשהיה מ yעד . zעוד כדאי לשים לב כי Tpdאיננו הסכום של Tcdועוד ) Trאו .( Tf Tpd Tr, Tf נגמר השינוי ? התחיל שינוי Tcd אין שינוי 141 מגבלות ) FanOutדרגת העמסה ( : יש מספר מוגבל של כניסות שניתן לחבר ליציאה. ב RTL , TTL -הזרם מגביל .למשל ,עומס על היציאה גורר שרמת המתח שמייצגת ' '1לא תהיה גבוהה מספיק ,ועלולה להיחשב בטעות ל '. '0 142 13 צפיפות רכיבים צפיפות רכיבים פירושה כמה שערים לוגיים יש ברכיב בודד. מ 1-עד 6שערים SSI Small Scale Integration עד 100שערים MSI עשרות אלפים LSI מאות אלפים VLSI משפחות לוגיות: משפחה לוגית :משפחת רכיבים שמיוצרת באותה טכנולוגיה. : TTL – Transistor-Transisor Logicזולה ,ישנה : CMOS – Complementary Metol Ocside Siliconמשפחה שמאופיינת בצריכת הספק נמוכה יותר וצפיפות גבוהה יותר ממשפחת ה . TTL 143 תכנון לוגי ) ( Logical Design הרמה הבסיסית ביותר של תכנון לוגי היא תכנון של מעגלים ספרתיים באמצעות שערים ) .( SSIאלגברת המיתוג תשמש לצורך: .1התיאור הלוגי של פעולת המעגל. .2מזעור גודל המעגל )שימוש במספר שערים מועט( באמצעות כללי הצמצום של פונקציות . דוגמא :נתונה הפונקציה המתוארת כסכום מכפלות : ' f ( A, B, C ) = ∑ (2,5,6,7) = AC + BC AB 00 01 11 10 C 0 1 1 1 1 1 144 14 המימוש הלוגי יכול להתבצע בעזרת שערי : NOT , OR ,AND 3 רכיבי 2 : SSIשערי AND 1שער NOT 1שער OR A C F B לחילופין ,ניתן להמיר את התיאור הנ”ל למימוש בעזרת שערי NAND בלבד : A ’)(AC רכיב SSIאחד שמכיל 4 שערי NAND C F ’C ’((AC)’(BC’)’)’=AC+BC B ’)’(BC 145 ניתן לממש ישירות גם מכפלות סכומים .לדוגמא : ) f ( A, B, C ) = ( A + C ' )( B + C 10 0 11 AB 00 01 C 0 0 0 0 1 מימוש ישיר בעזרת שערי NOT , OR , AND A F C B 146 15 מימוש חלופי בעזרת שערי NOR A ’)’(A+C F =’)’)((A+C’)’+(C+B )=(A+C’)(C+B ’C ’)(C+B C B יעדי התכנון הלוגי השתנו עם השתנות הטכנולוגיה: *כאשר המימוש נעשה באמצעות שערים בודדים הושקע מאמץ רב במציאת דרכים למימוש פונקציות בעזרת מספר מינימלי של שערים. *מאוחר יותר ,כאשר המימוש נעשה באמצעות רכיבים מסובכים יותר, הכוללים מספר רב של שערים כל אחד ,המטרה היתה לממש פונקצית מיתוג נתונה באמצעות מספר מינימלי של רכיבים ולאו דווקא של שערים ) קונים רכיב שיש בו כמה שערים מאותו הסוג ( . *כאשר המימוש הלוגי הינו חלק מתכנון שבבים מתקדמים מצטרפות מטרות כגון מינימיזציה של השטח על השבב ) הנקבע ע”י מספר השערים וסוגיהם (, 147או של ההספק החשמלי ,או של זמן החישוב ,או של פשטות התכנון . סיכונים סטטיים ) ( Static Hazards נתון: לכל שער יש השהייה Tpdבגודל . δ דרוש: לתכנן מערכת חסרת סיכונים. מהו סיכון :לפרק זמן קצר במוצא המערכת מופיע ערך לוגי שלא צריך להופיע שם. ראינו שבמעגל צירופי היציאה אמורה להיקבע בערך לוגי נכון לאחר שעבר זמן השהיה מאז שהשתנו ערכי הכניסות .היציאה מקבלת ערך לוגי כלשהוא נכון. מסתבר כי במעגלים מסוימים עלולה היציאה לקבל ערכי ביניים לא נכונים במהלך ההמתנה ,כלומר בפרק הזמן שבין תחילת השתנות הכניסות ועד לתום ה . Tpd מעברים כאלה של ערכי היציאה נקראים - hazardסיכון. 148 16 דוגמא : Y1 1 1 0 1 2δ 3δ 1→0→1 H 0→1 2δ δ Y2 0 1 1 0 Y3 1 1 1 0 H=1 H=1 H=1 H=1 1 δ b 0→1 d Y1 1→0 Y2 a δ 1→0 1 Y3 c 149 נניח שזמני ההשהיה קבועים וזהים לכל השערים .Tpd=δ ,הפונקציה Hהיא : H = Y1• Y2’ +Y3• Y2 כאשר Y1=Y2=Y3=1ערך היציאה '. '1 נניח עתה שבזמן Y2 t= 0יורד ,כלומר ,עובר מ ’1'-ל . ’0’-לאחר δיחידות זמן יציאת שער aעולה ויציאת שער cיורדת .בזמן 2δעולה יציאת שער b ויציאת שער , dשהיא יציאת המעגל כולו ,יורדת .בזמן 3δעולה Hבחזרה ל ': '1 150 17 ’‘1 Y2 1->0 ’‘0 C 1->0 a 0->1 b d 1->0 Time 151 3δ 2δ δ 0 במעבר מ Y1Y2Y3 = 011אל Y1Y2Y3 = 111אין סיכון .מדוע ? Y1הוא שמשתנה ,מ '0' -ל Y2Y3 . '1'-נשארים קבועים .מכפלה ממומשת על ידי שער ANDשנשאר תמיד להפיק ' '1ולכן בכניסה לשער ה OR -תמיד יש ' '1וערך הפונקציה '. '1 איך גורמים למערכת להיות חסרת סיכונים ? במערכת צירופית כלשהיא עלול להיווצר סיכון כאשר שינוי בצירוף הכניסות גורר למעבר בין תאים סמוכים במפת הקרנו אשר אינם נכללים באותו גורר ראשוני )הממומש בשער בודד (. 152 18 10 1 11 1 01 1 1 Y2Y1 00 Y3 0 1 ניתן למנוע סיכונים סטטיים על ידי שינוי המעגל .ראשית ,יש להניח כי: .1בו זמנית לא משתנה יותר מכניסה אחת למעגל. .2שינויים נוספים בכניסות לא יקרו עד אשר יסתיימו כל השינויים בתוך המעגל הנובעים משינוי הכניסה האחרון . 153 בעיה זו ,הקרויה כאמור ) Static Hazardסיכון סטטי ( מבוטאת במפת קרנו על ידי מעבר מגורר ראשוני אחד לגורר ראשוני אחר .בעת המעבר ,ובשל הבדלים בזמני ההתפשטות ברכיבים שונים ,יכולה היציאה לקבל באופן רגעי ערכים לא נכונים. הכנסה של השהייה נוספת אינה פיתרון טוב :עבור השהייה יודעים חסמים עליון ותחתון .התכנון צריך להביא בחשבון את המצב הגרוע ביותר שבו לא ידועה ההשהייה ,רק התחומים העליון והתחתון שלה .למשל: ההשהייה של הזוג יכולה לנוע מ 0 -ועד . 2δ 154 19 מוסיפים למעגל גורר נוסף Y1 • Y 3 ,המכסה את החץ שהופיע במפת קרנו . הערך של גורר זה אינו משתנה כאשר Y 2משתנה מ '1'-ל. '0' - 1 1 Y1 b 1 0 Y2 a H e d 1 1 Y3 שער "יתיר" ) ( redundant c שער יתיר – שער שאינו נדרש לצורך מימוש הפונקציה. התוספת שלו היא רק על מנת למנוע סיכונים ! 155 Y2Y1 00 01 11 10 Y3 0 1 1 1 1 1 סיכום :שיטה להתגברות על סיכונים סטטיים – למצוא את המעברים בין גוררים ועבור כל מעבר להוסיף שער ! אפשר להראות שזוהי שיטה כללית להתגברות על Static Hazardsומעגל נקרא Hazard freeאם הוא יממש ביטוי של סכום מכפלות באופן שכל זוג משבצות שכנות במפת קרנו המכילות ‘ ’1מכוסה על ידי אחת המכפלות )לפחות( סיכונים דינמיים ) ( dynamic hazardsמתרחשים כאשר יציאת המעגל אמורה להשתנות ) למשל ‘ ( ’1‘ ← ’0אבל השינוי נעשה תוך שלושה מעברים לפחות ) למשל ‘ . ( ’1‘ ← ’0‘ ← ’1‘← ’0בעיה זו מסובכת יותר . הפתרונות דומים אך אין פתרון כללי ויש מקרים שאינם ניתנים לפתרון . 156 20 שקף ריק 157 שקף ריק 158 21 שקף ריק 159 שקף ריק 160 22
© Copyright 2024