null
טכנולוגית :Pass Transistor התצורה הבאה משמשת למתג באמצעות טרנזיסטור: בהרצאה קודמת ראינו כי כאשר ההתקן בקיטעון המתג פתוח ,אחרת הוא מוליך לכיוון כלשהו לפי המתח . VDS ראינו את התכונות הבאות: זמן מעבר ארוך ומתח מירבי של : VDD VT זמן מעבר קצר: מימוש מתג ומהפך: נניח בתחילה כי הכניסה ל A-היא מהפך נוסף ונקבל את הסכמה: כאשר " , B="1המפסק סגור ו. y A - כאשר " , B="0המפסק פתוח והערך של yתלוי בערכו הקודם. אנו רוצים להגיע לשער y A B :ANDאז זה אינו מתקיים מכיוון שכאשר B=0הערך ב y -תלוי בערך הקודם ולא תמיד .0 B Y A הפתרון מתואר במעגל הבא – הוספת מתג: המעגל הזה יפעל כמו שער ANDאך פתרון זה אינו מומלץ מכיוון שאנו מוסיפים טרנזיסטור בניגוד למטרה להוריד אותם. | 71 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן הפתרון המקובל – :Transmission Gate משתמשים בתכונה של כל סוג PMOS , NMOS :לפי מה שראינו בסוף ההרצאה הקודמת בהקשר של מעבר 0ו 1-לוגים. באיור הסמוך מתוארים המעגל והסימון המקובל. ""0 Good Poor טרנזיסטור NMOS PMOS ""1 Poor Good כאשר C=1 :מקבלים. VY VA : Vin בזמן t 0הטרנזיסטור QNברוויה. iDn Kn VDD VD VT : 2 הזרם יורד עד אפס כאשר. VTn Vout , Vout VDD VT : עבור QP :נקבל: 2 t iDp K p VDD VTכאשר. VTP VT 0 : iD QPיכנס לאזור הליניארי ב Vout VT 0 -אך יוליך עד . Vout VOH VDD בשילוב בין שני הטרנזיסטורים שיפרנו זמן מעבר וגם הגענו עד .good 1 - VDD iD p iD n Vout החיסרון הוא שימוש בשני טרנזיסטורים הגורמים להגדלת הקיבול. iD VDD VTn VDD כאשר:C=0 : iD נקבל מצב בו QPו QN -מחליפים תפקידים. iD n QPיורד עד Vout VTp VT 0ו QN -יגיע עד.good 0 - Vout VOL 0 : iD p Vout iD נתבונן על המעבר: H L : עבור QN :נקבל , Vout VDD VTn :ז"א: , Vout VDD VTn else נקבל התנגדות: 2 VDD Vout 1 I K n VDD VTn Vour V , Vout VTp עבור QP :נקבל: , else 2 , K V V Vout . iDn n DD Tn 0 .r n DS VDD Vout 2 K n VDD VTp 1 1 2 K p VDD VTp 2 VDD Vout . rDSp n אנו זקוקים להתנגדות כדי לקבוע את זמני המעבר ומקבלים const. : . rT rDSp rDS | 71 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן VTp ):Pass Transistor Logic (PTL המעגל הבא מממש שער :AND להלן תיאור של מעגל יותר מורכב: המעגל הנ"ל דורש Y CA BC 2 4 2 10 :טרנזיסטורים. ניתן לראות כי יש לנו 6טרנזיסטורים בכללי ( 2עבור כניסת .) C טכנולוגית PTLמאפשרת לצמצם במידת מה את הטרנזיסטורים הנדרשים למימוש פונקצית לוגית. יחד עם זאת לא ניתן לממש על כל פונקציה לוגית את טכנולוגיה זו. מימוש שער XORבטכנולוגית CMOSדורש 2 2 4 2 12 :טרנזיסטורים (המעגל הימני בשקף 4של הרצאה .)4 entries NOT בטכנולוגית PTLנקבל 2 2 2 2 8טרנזיסטורים. :Dynamic MOS Logic עד עכשיו ראינו מעגלים סטטיים: –CMOSתכנון פשוט ,מימוש כל שער רצוי ,חסין לרעש ,אין הספק סטטי. tPHL tPLH , החיסרון הבולט הוא כמות הטרנזיסטורים עבור שערים מורכבים ,קיבול כולל גדל ויוצר השהיות ארוכות והספק דינאמי גדול בשל העבודה הטורית הדרושה. – Pseudo NMOSהקטנת כמות הטרנזיסטורים על חשבון הספק סטטי. –PTLמקטין את מספר הטרנזיסטורים אך מתאים לאפליקציות מסוימות. בשיטה הדינאמית כמות הטרנזיסטורים קטנה תוך שמירה על הספק סטטי אפס וכן היא מהירה .זה בא על חשבון מורכבות התכנון. בלוגיקה דינאמית הפעולה מסתמכת על קיבולים פרזיטיים .בשל זמן הפריקה יש צורך בריענון מחזורי ).(Periodical refresh לכן יש צורך בשעון עם תדר עבודה מינימלי. יש לנו 2טרנזיסטורים שמחוברים לשעון חיצוני . בזמן שהטרנזיסטור העליון מטעין את הקיבולים הפרזיטיים נדאג שהכניסות תהיינה מוכנות. מצב זה מתואר בפאזה .Precharge - T1קבל המוצא נטען – Prechargeומשנים את הכניסות . A, B, C - T2פאזת החישוב – Qe .Evaluateדלוק. tPLH 0 , VOH VDD , כל עוד אין נתיב מתאים לאדמה בשל הערך של הכניסות , A, B, C נקבל VDD :ואז . tPLH 0 :אם הכניסות יוצרות נתיב לאדמה אז VOL 0וקיים t PHL :כלשהו. | 71 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן : QPנבחר יחס W / Lגדול מספיק כדי לטעון את CLבזמן T1אבל מספיק קטן כדי לא להגדיל מדי את . CL – Ratiolessלא צריך לתכנן לשאר הטרנזיסטורים W / Lכי . VOL 0 חסרונות: .1במעגל הבא כאשר Aדלוק אז יש לנו טעינה ופריקה של הקבל כי יש מסלול לאדמה. כאשר Aכבוי המעגל סגור והערך היציאה ישמר לפי מה שהיה קודם-לכן. - VIL VIH VTכניסה להולכה. מקבלים כי שולי הרעש הם NM L VT :ו. NM H VOH VIH VDD VT - ז"א NM L , NM L NM H :נמוך מדי. Y A .2ירידה של מתח המוצא בגלל זרמי הזליגה בתדרי שעון נמוכים. .3חלוקת מטען – :Charge sharing נתבונן במעגל הבא כאשר, C 0 , A 0 : . B VDD בתחילת פאזת החישוב ) (evaluateכאשר QPכבוי יש לנו מסלול לאדמה שהוא רק הענף המכיל את C ,Bואת QNבטור .הקיבול הפרזיטי לא נמצא רק ביציאה אלא בין כל ההתקנים .נתייחס ספציפית ל - C x -הקיבול הפרזיטי בין Bו C-לאדמה. היות ו C-כבוי אין לנו מסלול לאדמה לכאורה מכיוון שיש לנו קיבול פרזיטי לאדמה. לכן כן יזלוג לנו זרם (מטענים) לאדמה גם כאשר לא נרצה זאת. נניח כי C xפרּוק ,הזרם לא יעבור ב QC -אלא יפרוק את CLדרך C xואז. Vout VDD : הפתרון הוא הוספת טרנזיסטור נוסף שתומך בערך הגבוה. הוספת QLשמושך את מתח המוצא לערך גבוה אך יוצר הספק סטטי. פתרון נוסף הוא טעינת כל הקבלים הפרזיטיים (פתרון נוראי!). .4בעיית השירשור – :Cascading Problem בפאזת הטעינה CL1 , CL 2נטענים ל . VDD -בפאזת החישוב כאשר Aהוא 1לוגי נרצה כי Y1 0ו. Y2 1 - בפועל Q1נדלק CL1 ,מתחיל להתפרק Q2 .נדלק ואז CL 2מתחיל להתפרק. y2 1 רק כאשר Y1ירד מתחת ל Q2 , VT -יכבה אבל עד אז CL 2איבד מערכו. Y1 פתרון דומינו( Domino CMOS Logic :שקף 7במצגת של הרצאה .)4 במוצא כל דרגה נוסיף מהפך .CMOSבפאזת הטעינה xיעלה ל VDD -ו y -יהיה אפס. בפאזת החישוב או שהמוצא יישאר נמוך tPHL 0 או שתהיה עלייה . t PLH t כאשר נשרשר שערים כאלה. Y1 Y2 0 , x1 x2 VDD : עבור CL , A VDDנפרק x1 ,יורד Q2כבוי ולכן CL 2נשאר טעון. כאשר Q2 , Y1 VT :נדלק CL 2 ,מתחיל להתפרק x2 ,יורד ו y2 -עולה עד ל. VDD - t | 02 y1 0 A1 VT Y2 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן VDD VDD VT פתרון נוסף( NP domino :מצגת :)5 הדרגה הראשונה עובדת בפאזת הטעינה ,ניקח בתור הדרגה השנייה את המשלימה לה במערכת PUNונחבר אותה למשלים של השעון כך שהיא תעבוד בפאזת החישוב .בצורה זו חוסכים את המהפך בין הדרגות כי הם משלימות זו של זו. כמו כן ,מנצלים יותר זמן שעון .אם נרצה לחבר לדרגת PDNדרגה נוספת של PDNיש להיעזר במהפך נוסף. דוגמא :המעגל המתארy x1 x2 x3 x4 x5 x6 : שני הענפים החיצוניים נכנסים ל-PMOS-ים של הענף האמצעי - x1 x2 x3 x4 :לשמאלי וx5 x6 - לימני .הטרנזיסטורים הופכים את הכניסות עקב היותם .PMOSהמוצא נמצא מתחתיהם כי מדובר ברשת PUNולכן מתקבלת הפונקציה המתוארת לעיל .בשיטה זו מרוויחים ערך יציב x6 במוצא לאחר מחזור שעון אחד כי בפאזה הטעינה הערכים נטענים ל-PMOS-ים ובפאזת החישוב המוצא מוציא את הערך הרצוי .אם היינו משתמשים בשעון ללא המשלים שלו היינו צריכים 2מחזורים כדי לקבל ערך יציב במוצא. x1 x2 x5 x4 y x3 .5זמן מת – Dead Timeזמן טעינה מבוזבז. תאי זיכרון: Vx VW נדבר על ( FlipFlopעם טריגר) ועל ( Latchללא סינכרון). :Latch כדי להבין את אופן הפעולה נפתח את המשוב: המשוב הוא VW VZ :ולכן מתקבלות 3נקודות. הנקודות Aו C-הן נקודות עבודה יציבה. הנקודה Bאינה יציבה ""Meta stable כי כל שינוי קטן Vסביב נקודת זו יגרום לשינוי גדול במוצא. Vz Vy Vx VW VOH VZ C B VOL A VW Vz :Flip-Flop נוסף אות סינכרון .יש שני סוגים: – Level trigger .1כאשר השעון במצב מסוים המוצא משתנה ובמצב הפוך שומר על ערכו. – Edge trigger .2המוצא משתנה בעליית/ירידת שעון (תלוי מה נקבע). :High Level Triggering הרכיב מגיב כאשר השעון למעלה מגיב בכניסת שעון גבוהה High Level Triggering | 07 :Low Level Triggering הרכיב מגיב כאשר השעון למטה. (מסומן עם עיגול – - NOTבכניסת השעון). מגיב בכניסת שעון נמוכה Low Level Triggering מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן Vy :Positive Edge Triggering הרכיב מגיב בעת עליית השעון. סימון משולש הוא לציון .Edge Trigger :Negative Edge Triggering הרכיב מגיב בעת ירידת שעון. סימון משולש הוא לציון + Edge Triggerעיגול לציון ירידה. מגיב בקצה זה של פולס השעון מגיב בקצה זה של פולס השעון מגיב בקצה זה של פולס השעון מגיב בקצה זה של פולס השעון Negative Edge Triggering Positive Edge Triggering Negative Edge Triggering Positive Edge Triggering עד כאן הרצאה .4תאריך15.4.12 : :SR Latch הכניסות Sו R-הן בהתאמה Setו.Reset- הרכיב עובד באופן המתואר ע"י טבלת האמת שלו. לפי טכנולוגית CMOSידרשו 8טרנזיסטורים למימוש. 4לכל שער (יש שתי כניסות וכל כניסה דורשת 2טרנזיסטורים). Qn 1 S Qn 1 0 אסור 0 R 0 1 0 1 0 1 1 להלן מימוש באמצעות שערי :NAND ניתן לראות כי באמצעות שערי NANDיש להכניס את הערכים המשלימים בכניסות כדי לקבל תיפקוד זהה. כדי להפוך ל FF-נחבר שעון כמתואר: מבחינת המימוש לכל שער NORדרושים 4טרנזיסטורים. לכל שער ANDיש צורך ב 6-טרנזיסטורים ולכן סה"כ .20 מימוש נוסף: לכל מהפך דרושים 2טרנזיסטורים. לכל מפסק דרוש טרנזיסטור אחד. סה"כ 8טרנזיסטורים. | 00 Q Q not Clk Clk R S מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן מימוש יותר יעיל: מימוש עם טרנזיסטורים: VDD VDD Q VDD Q S R S Q Q רכיב :LM555 להלן פירוט רכיב .555 יש לנו מחלק מתח בין מתח ההספקה והאדמה. 1 2 המתחים. VTL VCC , VTH VCC : 3 3 לא נכנס לערכי הנגדים של מחלק המתח. :One Shot/ Monostable Multivibrator אנו יכולים להוציא פולס ברוחב רצוי לפי כניסת טריגר. להלן תיאור מעגל שבכניסתו נגד וקבל ובכניסת הטריגר מחזיקים מתח גבוה וברגע שנוריד את ערכו נקבל עירעור. | 02 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן R במצב היציב המוצא אפס Q 0ואז Q 1 :וטרנזיסטור Q1הוא פעיל ופורק את הקבל לאדמה. כעת במוצא המשווה הראשון יש אפס כי הערך ב "+" -נמוך יותר מאשר הערך ב."-" - (משווה מוציא 1כאשר הערך ב "+"-גדול מהערך ב "-"-ואפס אחרת). 1 במשווה התחתון יש לנו מתח של VTL VCCבכניסת ה "+"-ומתח של 1לוגי VCC בכניסת ה "-"-ולכן הוא גם מוציא אפס. 3 כאשר נוריד את הטריגר לאפס המשווה התחתון יוציא ,1נכנס למצב Setואז Q 0 , Q 1והטרנזיסטור Q1מנותק. בשלב זה הקבל והנגד החיצוניים מחוברים בטור ויוצרים מעגל RCאשר טוען את הקבל עד למתח של . VCC 2 כאשר הקבל יגיע למתח VTH VCCהמשווה העליון יוציא .1בשלב זה מניחים שהטריגר חזר ל 1-לוגי לפני שהקבל עלה לערך 3 אשר שינה את המשווה העליון .כך נוצר מצב שב R-יש לנו 1וב S-יש לנו .0 למעשה יש לנו כאן מעבר ממצב 10למצב 00ובסוף למצב ( 01כאשר התייחסתי לביטים.)SR : הסיבה לפריקה המהירה של הקבל ביחס לטעינה איטית היא התנגדות המוצא הקטנה של הטרנזיסטור .Q1 לכן קבוע הזמן של הפריקה ,התלוי בקיבול הקבל והתנגדות המוצא שלו ,קטן בהרבה מקבוע הזמן הנקבע ע"י הנגד החיצוני והקבל. בטעינה נקבל את תיאור המתח על הקבל. VC t VCC 1 et / RC : 1 1 אותנו מעניין פרק הזמן שבו המתח מגיע ל VTL VCC -ולכן. VC t T VCC 1 E t / RC VCC : 3 3 נקבל. T RC ln 3 1.1RC : :Astable Multivibrtor כעת נממש מעגל שמוציא פולסים כל הזמן. נניח כי בתחילה הקבל לא טעון. המשווה התחתון יוציא 1והעליון – . 0 הטרנזיסטור Q1מנותק והקבל נטען לכיוון . VCC 1 הקבל נטען ,כאשר הוא עובר את המתח VTL VCCואז המשווה השני 3 מוציא אפס ואנו במצב זמני של – 00שמירת ערך המוצא. 2 כאשר הוא עובר את המתח VTH VCCהמשווה העליון מוציא .1 3 אנו במצב Resetולכן יוצא לנו אפס. Q 0 : הטרנזיסטור Q1מתחיל להוליך והקבל מתחיל להתפרק. הקבל יכול להתפרק או דרך התנגדות המוצא של הטרנזיסטור או דרך . Rb 1 הקבל מתפרק עד שהמתח עליו יורד ל . VTL VCC -במצב הביניים הכניסות הן .00 3 לכן שהקבל עבר את מתח זה מקבל שוב 1במוצא המשווה התחתון ואז אנו במצב .Set כעת היציאה Q 1וכך הלאה. | 02 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן נחשב את הזמנים TH :ו TL -ובהתאם להם את ה:DutyCycle- בטעינת הקבל ההתנגדות החיצונית היא Ra Rb :ולכן. VC t VCC VCC VTL et / C Ra Rb : נשווה VC t VTH :למציאת THונקבל. TH C Ra Rb ln 2 0.69C Ra Rb : בפריקת הקבל ההתנגדות שדרכה הוא מתפרק היא Rb r0 Rb :ולכן. VC t VTH et / CRb : נשווה VC t VTL :למציאת TLונקבל. TL 0.69CRb : R Rb TH זמן המחזור הוא T TH TL :ולכן: a T Ra 2 Rb כאשר Ra Rb :נקבל. DutyCycle D.C 1 : . DutyCycle D.C כאשר Rb Ra :נקבל. DutyCycle D.C 0.5 : :D-FF יחידת זכרון זו מחברת את כניסות ה Set-וה Reset-דרך מהפך. כאשר 0שינוי Dלא משפיע על המוצא. כאשר עולה אז. D Q : המימוש הנ"ל דורש 18טרנזיסטורים. מימוש נוסף: Q Q סה"כ מספר טרנזיסטורים. 3 2 2 8 : קל לראות כי כאשר 1הכניסה Dעוברת דרך שני המהפכים בלבד (המשוב מתנתק) ולכן. D Q : כאשר 0הכניסה Dמבודדת מהמשוב ולכן במוצא מתקבל הערך של Dרגע לפני ירידת השעון. D נשים לב כי תיאורטית הערכים של ושל הם משלימים אבל זה לא נעשה תוך אפס זמן. יש לנו זמן מסוים שבו הם מתחלפים אשר עלול לגרום לשינויים לא רצויים במוצא. טריגר :Master-slave FF להלן פירוט המעגל ומימוש באמצעות טרנזיסטורים: 2 out 1 x D | 02 1 2 Slave Master מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן להלן אוסף גרפים עבור כניסות השעון כאשר: 1 2 : בהתחלה (שני הקווים האדומים הראשונים) הכניסה חסומה. עד ש 1 -אינו עולה ה D-אינו מתחיל לעבור. לכן אין לנו כלום ב x -וכנ"ל במוצא. לאחר עליית 1המידע עובר (המשוב פתוח) ישירות ל. x - ברגע 1 1 , 2 0העבד מנותק והאדון מחובר (משוב פתוח). בתחום ה 1 2 0 Overlap-הבעיה היא ששתי לולאות המשוב פתוחות וצריך לסמוך על הקיבול הפרזיטי שישמור את המטען. כאשר 1 0 , 2 1המידע עובר מ x -ליציאה .המשוב פתוח. כאשר 2יורד לולאת המשוב נסגרת וערך זה נשמר עד לפעם הבאה. בעליית 2הערך של המוצא משתנה לערך של Dבסוף המחזור של . 1 נחזור למצב 1 :ו 2 -ונראה כי הערך בירידת שעון המוצא יקבל את הערך של .D בעיה: אי אפשר להעלות מהר ובו זמנית את השעון והמידע .כדי להתגבר על כך נרפד בזמנים לפני ואחרי עליית המידע tsetup :וthold - כאשר - tsetup :לפני עליית השעון ו - thold -אחרי עליית השעון .ללא זמנים אלו אנו עלולים לגרום נזק לרכיב שכן אם הם עולים בו t / ef r . MTBU זמנית והמוצא מזין מספר שערים ,כל שער עלול לזהות אחרת 0או 1לוגים .מגדירים זמן ממוצע לכשל: f c f d T0 פרמטרים מערכתיים: - t fזמן למוצא יציב. clk - f Cתדר שעון. hold - f dתדר מידע. פרמטרים של הרכיב הנתונים מהיצרן: - T0קבוע זמן ליציאה ממצב .Metastability D setup - rקבוע זמן של ה( Latch-יורד עם עליית ההגבר). ערכים אופייניים: . tc 50MHz , f d 100kHz , t f 10n sec , T0 0.1sec , r 0.2n sec t / exp 10 / 0.2 ef r כאשר נציב נקבל 1010 sec 317 years : f c f d T0 50 100k 0.1 . MTBU זה הזמן הממוצע לכשל עבור רכיב אחד ,אבל בד"כ עם מיליון רכיבים נקבל: 1010 . 6 104 sec 2.8Hourיש לנו כאן בעיה כי כל 3שעות בערך יהיה כשל במעגל. 10 Dout D כדי לפצות על כך נותנים ל D -זמן התייצבות וכך Doutשמזין את השערים הבאים יציב. עד כאן הרצאה .5תאריך22.4.12 : | 02 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן עיוותים הנוצרים כתוצאה מהשעון: בעיה :1 כאשר השעון החיצוני עולה לערך 1לוגי ועובר דרך שער NOTישנה השהייה קטנה שבה יכולים להיות שני 1לוגי (בכניסת השעון ובמוצא השער) אשר יכולים לגרום למצב של מירוץ קריטי (דוגמא משיעור קודם). Q Q D שני השעונים על 1לוגי ואז יש מירוץ בין ה D-ל Q-בתוך הלולאה. בעיה :2 כאשר נחבר רכיב נוסף לשעון יכולה להיווצר אותה הבעיה בשלבים מאוחרים יותר. בעיה :3 כאשר מחברים שעון לרכיב מרובה יציאות יש לנו קיבולים גדולים והשהייה התלויה באורך הקווים. ניתן לפצל את מספר היציאות ולהוריד את גודל הקיבולים אך לא את התלות של האורך בהשהייה. כדי להתגבר על בעיית קווי ההולכה מתכננים את השעון במרכז השבב. בעיה :4 זמני Setupו Hold-שראינו בשבוע שעבר .ראינו כי פתרון אחד הוא ליצור זמן "מת" שבו לא נותנים למידע לעבור. פתרון נוסף הוא ע"י .Master-Slave | 01 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן אוגרים וקווי הולכה:Registers &Busses : יש לנו Busבכניסה ובמוצא בגדלים של - D0 D1 ,....., DN 1 :בכניסה ו - Q0Q1 ,....., QN 1 -במוצא. אוגר הזזה:Shift Register : אם ניקח את היציאה כ Bus-של , Qn n0 Qnהעברנו מידע טורי. N 1 אם ניקח את היציאה האחרונה בלבד , QN 1השהינו את הכניסה במספר מחזורים השווה למספר ה.FF- יצירת סדרה אקראית: נוכל ליצור סדרה אקראית (עד כמה שניתן) ע"י חיבור של שער XORלשתי כניסות אקראיות בין ה FF -כמתואר. אורך הסדרה האקראית הוא . 2N 1הוא עובר על כל האפשרויות בלי חזרות .צריך למנוע מהמערכת להיתקע על סדרת אפסים. Q D Q D Q D מבחינה דינאמית נצטרך מספר טרנזיסטורים (ל. 2 2 1 2 2 12 :)MS-FF- Switch NOT בסה"כ עבור FF Nנצטרך 12Nטרנזיסטורים – די הרבה.. כדי לחסוך ניתן להשתמש בשיטה הדינאמית המתוארת להלן: 2 Dout Din 2 כל תא בסיסי של FFהמורכב מ Master-Slave-דורש 4טרנזיסטורים לכל דרגה – סה"כ 8טרנזיסטורים. יש לנו כעת 8Nטרנזיסטורים ועוד 2טרנזיסטורים פעם אחת ליצירת מהפך לשעון אשר מתחבר לכולם. לטכנולוגיה זו קוראים Transition Gate :אשר לא תמיד תואמת .CMOS | 01 1 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן 1 פתרון תואם בטכנולוגית :CMOS להלן פתרון בטכנולוגית :CMOS הבעיה היא שצריך להכניס את השעון והמשלים שלו. ראינו כבר כי ישנם מצבים שבהם השעון והמשלים שלו הם על אותו הערך הלוגי למשך זמן השהייה מסוים אשר הורסים את התיפקוד של המערכת. יש אפשרות נוספת והיא להשתמש בשעון יחיד. פתרון:TSPC – The Single Phase Clock : ננתח את המעגל השמאלי – TSPCחיובי: כאשר Clkהוא 1לוגי אז המתג סגור (מוליך). השער הראשון הוא שער NOTקונבנציונאלי .במצב זה נקבל שני שערי .NOT כאשר Clkשווה ל 0-לוגי הטרנזיסטור התחתון מנותק (שמחובר ל )PDN-בשתי הדרגות. המוצא יכול להיות צף (שיטה דינאמית) .עקב כך מקבלים כי המערכת הנ"ל היא Level Triggerבניגוד למה שאנו צריכים. פתרון – מימוש שעון באמצעות גוזר: | 01 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן הסבר: בתחילה השעון על 0לוגי אשר נכנס לכניסת אחת של ה.AND- בכניסה השנייה יושב גם 0לוגי .לאחר מכן ,כשהשעון עולה ל 1-לוגי ונכנס לרגל אחת של ה ,AND-המוצא של טרנזיסטור ה CMOS-עולה ל 1-לוגי לאחר השהייה מסוימת .בעלייה ל 1-לוגי שער ה AND-מוציא 1לוגי אשר יוצא ב.CLKG- מיד לאחר מכן הטרנזיסטור התחתון של ה CMOS-נפתח ומוריד חזרה את הערך שבכניסה הנמוכה של שער הAND- ל 0-לוגי .רוחב הפולס וההשהיה תלויים בזמני ההשהייה של השערים ( AND-NOT-NOTהקיבולים הדינאמים שלהם) אוגר הזזה אנלוגי: נשתמש בהתקן כזה במדידות רציפות כגון תא שמודד חום. התא מורכב מיחידות-יחידות אשר כל אחת מהן מחזיקה ערך כלשהו רציף (לא רק 1או 0לוגי). השיטה לריקון והקריאה של התאים מתבצעת ע"י שיטה הנקראת.Bucket bridge : שיטה זו מרוקנת בצורה טורית את הערכים בכל שורה מהתא הראשון ועד לאחרון כך שבכל פעם מעבירה את הערך מFF- אחד לחברו ותוך כדי מבצעת שמירה וקריאה של הערך העומד ב FF-המסוים. מפענח – :Decoder יש לנו Nכניסות ו m 2N -יציאות. נבצע חישוב טרנזיסטורים: כל שער NOTדורש .2 כל שער ANDדורש .6 סה"כ. 2 2 4 6 28 : כדי לצמצם את זה נעזר בזהות. AB A B : נשתמש בשער NORוניקח את הערכים המשלימים. כעת שערי ה NOR-יחליפו את שערי ה AND -ונקבל. 2 2 4 4 24 : צורת רישום למפענחים עם כניסות רבות: הנקודות יסמנו את הכניסות לכל שער .AND צורת הרישום עם מימוש של שערי :NOR A0 A1 | 22 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן ראינו כי כאשר יש לנו שערים שברוב הזמן (והצירופים) נותנים 0לוגי (שערי ה )NOR-ניתן להשתמש בטכנולוגית Pseudo -NMOSכדי לחסוך טרנזיסטור נוסף ובס"ה נקבל כעת. 2 2 4 3 16 : צורת הרישום לפי טכנולוגית :Pseudo -NMOS D0 0, 0 יש לנו כאן ביזבוז הספק ולכן נשתמש בצורה הדינאמית. D1 0,1 A0 A1 מימוש בצורה הדינאמית: הסבר על השורה הראשונה – ערך המוצא הוא D0 1 :כאשר . A2 , A1 , A0 0,0,0 :יש לנו 3טרנזיסטורים מחוברים במקביל ולכן בפתיחה של אחד מהם ( 1לוגי באחת הכניסות ) A2 , A1 , A0 יווצר מסלול לאדמה אשר יוריד את הערך של D0ל 0-לוגי. אחרת כל עוד כולם 0לוגי המוצא ניזון מה PMOS-שלמעלה ומוציא 1לוגי. עבור השורה הבאה D1 1 :כאשר A2 , A1 , A0 0,0,1 :ולכן מחברים את ה-NMOS-ים לכניסות A2 , A1ו. A0 - החיבור ל A0 -הוא מכיוון שעבור A0 0 A0 1ואז בצירוף הנדרש מקבל כי אין אף מסלול לאדמה ובמוצא נראה 1לוגי. (בשלב ה Precharge-טוענים את הטרנזיסטור העליון ואז הוא תמיד מושך ל 1-לוגי). | 27 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן צורת מבנה של :Read Only Memory - ROM יש לנו Lock-Up-Tableאשר שומרת לפי כתובות את הערכים של פונקציה לוגית מסוימת. נניח לצורך הדוגמא כי יש לנו פונקציה של 3משתני כניסה ולכן 8ערכי יציאה לכל צירוף. ה Decoder-מקבל את הצירוף של משתני הכניסה ומוציא פולס לכתובת הנדרשת. לכל כתובת מחובר שער ANDהמקבל את הפולס מה Decoder-ומה Lock-Up-Table-ומוציא את הערך של הפונקציה הלוגית עבור הצירוף הנתון .נרצה להשתמש בטרנזיסטור בודד למימוש שער ה AND-המקשר בין מוצא ה Decoder-והכתובת בזיכרון. לשם כך נחבר טרנזיסטור אשר מקבל 1לוגי מהמקודד ופותח את הכתובת המסוימת בזיכרון. הטבלת אמת שולחת לביטים הללו את הפונקציות עבור כל צירוף של ביטי הכניסה .נניח ויש לנו 3 ביטים בכניסה אז טבלת האמת היא למעשה לוגיקה צירופית של 8 פונקציות שונות אשר כל אחת . עד יוצאת ליציאות אנו לא מתייחסים כעת למספר הטרנזיסטורים של טבלת האמת. צורה נוספת להחלפה של המערכת המתוארת: נעשה את החשבון עבור התצורה הקודמת במקרה של . 2 3 3 8 30 :3X8 (יש לנו 3ביטים ולכל אחד מהם דרוש הערך המשלים שלו .יוצרים זאת ע"י מהפך. כל מהפך דורש 2טרנזיסטורים ולכן .)6 (מימוש המקודד בצורה הדינאמית שראינו לעיל דורש 3טרנזיסטורים לכל שורה. בסה"כ יש לנו 24טרנזיסטורים למימוש). כאשר נוסיף את 8הטרנזיסטורים המממשים את שערי ה AND-נקבל 38טרנזיסטורים – די הרבה. במקרה הסמוך יש לנו 14טרנזיסטורים המחוברים ישירות לביטים וכך ע"י כל הדלקה מתאימה נקבל את המוצא הדרוש. עד כאן הרצאה .6תאריך29.4.12 : | 20 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן מימושים של :Look-Up-Table בהרצאה קודמת ראינו את המבנה הכללי הבא: נתבונן בדוגמא הבאה: עבור n 2 , m 3 :נממש את הפונקציות הבאות: F1 x1 , x0 1, 2,3 F2 x1 , x0 0,3 F3 x1 , x0 0,1 להלן תיאור טבלת האמת והסכמה הלוגית: F3 1 1 0 0 F2 1 0 0 1 F1 0 1 1 1 x0 0 1 0 1 x1 0 0 1 1 עקב ריבוי החוטים נחפש שיטות לפישוט. :Programmable Logic Array - PLA בדוגמא הבאה אין חיבור ליציאה 4ולכן לא מוציאים את החוט שלה כלל. F4 1 1 0 1 0 1 0 1 F3 0 1 1 1 0 0 0 0 F2 0 1 0 1 0 1 1 1 F1 1 1 0 0 0 0 1 1 x1 x2 x3 000 001 010 011 100 101 110 111 הפונקציות. F1 x1 x2 x1 x2 , F2 x3 x1 x2 , F3 x1 x3 x1 x2 , F4 x3 x1 x2 : הרעיון הוא שכאשר אין לנו צורך במספר היציאות הקיים אלא רק בחלק ממנו נוכל לצמצמם את מספר הטרנזיסטורים בצורה יעילה. הדבר מוגבל למימושים מאוד מסוימים ולכן לא תמיד נעדיף להשתמש בטכנולוגיה זו. נציין כי האפשרות הראשונה יותר זולה מכיוון שכל שעלינו לעשות הוא לחייט בין שערי ה AND-הרצויים לשער ה OR-שמהווה את פונקצית המוצא המסוימת .כך ע"י מערך ORעם כל שערי ה AND-נוכל לקבל מהלקוח מפרט ולבצע רק את החיוט. ההוזלה באה לידי ביטוי בכך שיש לייצור פחות מסכות (מסכה היא השלב האחרון בתהליך ייצור השבב ומשתנה בהתאם לצרכן). | 22 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן :Programmable Array Logic - PAL כעת אנו מתכנתים את שערי ה. AND- בשלב הראשון יש לנו שתי כניסות של Aו.B- אלו נכנסים לתוך מפענח ובסוף לשערי AND הממומשים ע"י טרנזיסטור בודד. הקווים שלא מחוברים אליהם טרנזיסטורים הם אלו שלא מעניינים אותנו. זיכרון :Read Only Memory – ROM מערכים אלו עובדים על שיטה של מטריצה כפי שנראה מיד. תיאור המבנה הבסיסי: יש לנו מקודד שורות – מפענח רגיל M .כניסות ו. 2M - כל יציאה מפעילה מגבר חישה .לכל FFאשר מהווה יחידת זכרון נוריד את המתח ההפעלה 0,5 v 0,0.1 v :כדי לא לבזבז הספק. מגברי חישה אשר מגבירים חזרה את המתח לטווח המלא. נכנסים למפענח העמודה אשר לפי בחירת ביט מוציא את הערך הרצוי. מונחים בסיסיים: .1קו השורה ,מילה .Word Line - .2קו עמודה .Bit Line - .3תא בזיכרון – .Cell | 22 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן ככל שמגדילים את הזיכרון החוטים מתארכים ונוצרות השהיות לא רצויות. לכן מחלקים את השורות לבלוקים ומקבלים בכך מטריצה תלת-מימדית של :שורה עמודה בלוק. מפענח השורה: מפענח השורה בנוי באופן רגיל לחלוטין. מפענח עמודה: מאפשרים גישה לביט בודד כפי שראינו בהרצאה קודמת. (המפענח האחרון בדיאגרמה הכוללת). מימוש ה Mux-בצורה יעילה כפי שראינו בהרצאה קודמת: | 22 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן מימוש של תא זיכרון – :Static Random Access Memory – SRAM למבנה המתואר קוראים 6T Cellע"ש מספר הטרנזיסטורים המרכיבים אותו: דיאגרמה לוגית: יש לנו באמצע FFוקו המילה מעליו .כאשר קו המילה יהיה גבוה תתאפשר הולכה של הטרנזיסטורים המפעילים את ה.FF- היציאות B, Bהן היציאות Q, Qשל ה FF-שהכרנו בעבר .אנו נצטרך את שתי היציאות למגבר החישה בהמשך. פעולת קריאה: נניח כי הערך השמור הוא. Q 1 , Q 0 : כדי לקרוא מעלים את B , Bל. VDD - בוחרים קו מסוים ומעלים גם אותו. נדלקים . Q5 , Q6היות ו Q -גבוה ו Q -נמוך מתקבלים הזרמים כפי כמתואר באיורים בצד. בתחילה Q6מנותק Q B '1' :ו Q1 -עובד. הקבל CBטוען את CQדרך . Q5כאשר I1 I5 :נגיע לשיווי משקל CQ .קיבול קטן. כדי לא לפגוע במידע השמור ) (nondestructiveנדרוש ש vQ -לא יעלה על מתח הסף של המהפך . Q3 , Q4 לכן Q5 . vQ vTn of Q3 :ברוויה (נניח שאין אפקט מצע) ו Q1 -ליניארי: 1 W nCox 2 VDD VTn VQ VQ2 2 L 1 2 נקבל: 1 , I1 VT W / L 5 1 W / L 1 VDD VT n n 2 1 W nCox VDD VTn VQ 2 L 5 VW . I5 VDD t 1 W / L 5 1 W / L 1 1 VQ VDD VTn . כעת I5 t CB v :והיות ו CB -הוא קיבול גדול כי קיבול של קו אורך הוא גדול אז בהכרח vקטן. אצלנו הוא באזור. v 0.1,0.2v : VQ VTn t VQ t VB VDD t VB VDD V t | 22 t מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן פעולת כתיבה: כעת . VQ 0v , VQ VDD :נרצה לכתוב '.'0 ראשית נטען. W VDD , B '0' , B VDD : נרצה להוריד את VQמתחת לסף של Q1 , Q2או להעלות את VQמעל הסף של . Q3 , Q4 הרעיון המרכזי הוא להוריד את המתח קצת מתחת למצב ה Metastability-ומשם המוצאים יתחלפו. בשיווי משקל Q4 , I 4 I 6 :ברוויה Q6 ,ליניארי ואז: 1 W nCox 2 VDD VTn VQ VQ2 2 L 6 2 p VTn 1 בהנחת : V VTn : n VDD VTn Tp , I6 2 1 W nCox VDD VTn 2 L 4 W / L 4 W / L 6 p W / L 4 n W / L 6 . I4 1 1 VQ VDD VTn . :Dynamic RAM - DRAM תא זיכרון כעת מכיל רק טרנזיסטור אחד .יש לנו NMOSבודד עם קיבול. כאשר קו המילה פועל הטרנזיסטור מוליך וניתן לקרוא או לכתוב לקיבול הזה. נשים לב כי אין לנו כאן את המשלים של הביט אשר נדרש למגבר החישה. כתיבה: נניח B '0' :ורוצים לכתוב '.'1 לפני הכתיבה נעלה B VDDואז נעלה קו המילה והקבל יטען. הקבל יטען עד VCs VDD VT :ולא עד ל '1'-לוגי .כדי להתגבר על זה מכניסים ערך שיותר גבוה מ. W VDD VT : VDD - בעיה נוספת היא בזמן הריענון :גם קוראים וגם כותבים מחדש את המידע (כל .)5-10ms לפי הערכה כ 2%-מזמן העבודה השורה לא ניתנת לקריאה בגלל .refresh הקיבול של קו הביט הוא בערך גדול פי 10מהקיבול הפרזיטי של הטרנזיסטור. CB 10CS : | 21 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן קריאה: כדי לקרוא. B 0.5VDD : לפי חוק שימור המטען. CSVSC CB 0.5VDD CB CS 0.5VDD V : CB CS CS C לכןVCS 0.5VDD S VCS 0.5VDD : CS CB CB C V C V אם VCS VDD :אז . V '1' S DD :אם VCS 0 :אז. V '0' S DD : CB 2 CB 2 לכן יש להכניס את הערך B 0.5VDDעבור קריאה של 1או 0לוגים. . V נחלק למקרים: מגבר חישה – :Differential Sense Amplifier יש לנו למעשה FFנוסף אשר זורק אותנו מנקודת ה Metastability-לערך הרצוי. נניח שבתחילה שמור לנו ערך '. vB vB :'1 נעשה (Precharge) p '1' :ואז Q7 , Q8 , Q9 :מוליכים. Q8 , Q9מטעינים ל. 0.5VDD - המשווה הזה חשוב כדי לא לבצע חישה מוטעית של ביטים. בשלב הבא נוריד p '0' :ואז ' W '1ותוכן התא עובר להיות הפרש מתחים קטן. לאחר מכן (Sense) S VDD :מגבר החישה מעביר את ההפרש הקטן לטווח המלא של . 0,VDD תיאור הרעיון של הפעולה גרפית: יצירת ערך משלים ב:DRAM- כדי ליצור את הערך המשלים עבור מגבר החישה משתמשים בתאי הדמיה.Dummy Cells : לוקחים dummyמהצד ההפוך לצד שממנו יוצא הביט. יש לנו Dשטוען אותו למתח . 0.5VDDבאופן פרקטי זה עובד יותר טוב מאשר להביא את המתח 0.5VDDבצורה חיצונית .הרעיון ללקיחת הצד ההפוך הוא שאם אחד מקווי המילה בצד מסוים עובדים אז הדמי לא עבד שם ולכן עובד השני שממול. | 21 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן :MOS ROM יש לנו קו מילה מסוים שנדלק (מלמעלה) לכל קו יש לנו Pseudo NMOSאשר מוריד את הערך ל.0- צורבים אותו פעם אחד ואי אפשר לשנות. אין כאן צורך במגבר חישה כי עובדים עם המתחים הרצויים. כדי להימנע מהדרישה שהיצרן יצטרך ליצור עבור כל אחד מה שהוא רוצה עושים את הדבר הבא: טרנזיסטור השער הצף: למודל טרנזיסטור ה MOSFET-המסורתי מוסיפים פס מתכת. פס זה נקרא Floating gate :והוא נמצא בתוך שכבת האוקסיד. אלקטרונים לא יכולים להגיע אליו בצורה ישירה עקב בידודו. בהפעלת מתח סף מסוים ,כתוצאה מאפקט המִנהור ) ,(Tunneling Effectעוברים אלקטרונים דרך שכבת האוקסיד אל ה – FG-דבר המגדיל באופן משמעותי את מתח הסף החדש של הטרנזיסטור .תהליך זה נקרא.Programming : באיור הבא מופיעים סדרי הגודל של המתחים שיש להפעיל על מנת לבצע :Programming הסמל הלוגי של סוג זה מכיל קו שבור המסמל את פס המתכת .FG כדי להוציא את האלקטרונים מפסי המתכת נעזרים בקרני .UVתהליך ההוצאה הינו תהליך קוונטי והוא כולל ,ז"א לא ניתן למחוק תא בודד אלא את כל הזיכרון של הרכיב .זה הוא אחד מחסרונות הרכיב .חיסרון נוסף הוא הגודל הפיזי הדרוש כדי ליצור טרנזיסטור-שער-צף אשר גדול בהרבה מטרנזיסטורים רגילים. רכיב זה נקרא EPROM :מלשון.Erasable Programmable Read Only Memory : עד כאן הרצאה .7תאריך6.5.12 : | 21 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן סיכום וחזרה: בהרצאה קודמת ראינו את ה.Mask-Programmable ROM- ראינו כי זיכרון זה מכיל טרנזיסטורים בכל התאים הניתנים לצריבה אישית בשלב האחרון ) (Maskבהתאם לדרישת הלקוח. ראינו את ה Programmable ROM-שבו הלקוח בעצמו שורף מגעים ע"י מעבר זרם גבוה. סיימנו ב EPROM -שבנוי מטרנזיסטורים אשר מגדילים את מתח הסף. בתהליך הכתיבה מפעילים מתח גבוה ובתהליך המחיקה מפעילים קרני UVאשר מוחקות את הכל. כעת נראה עוד התקן אחד ודי.. :(EEPROM=E2PROM ) Electrical EPROM יש לנו שני חסרונות ב:EPROM- .1מחיקה כללית באמצעות .UV .2מחיקה באמצעות קרני UVהדורשות התקן שעושה זאת (בין אם הוא נמצא על ההתקן ובין אם צריך לייבא אותו). הפתרונות הם באמצעות ההתקן הבא: מקרבים את ה Floating Gate-ל Body-המאפשר שימוש במתח נמוך. המוליך Row Selectמאפשר גישה לשורה מסוימת עבור מחיקה של ביט אחד בזיכרון. חיסרון מרכזי הוא הגודל של ההתקן ולכן בפועל עובדים ללא Row Select ועם FGקרוב יותר ל Body-עבור מתח נמוך. צורה זו נקראת Flashוהיא המרכזית בייצור היום. Row Select SiO2 RS SG FG N SG יוצרי שעון – :Clock Generators FG N נפתח בייצור של מחולל אות סינוס ).(Sinusoidal oscillator (המוטיבציה היא שע"י שימוש במשווה ניתן ליצור גל ריבועי). כדי לעשות זאת נשתמש במעגל עם משוב חיובי (אשר דואג שהמעגל יהיה לא יציב וזה בדיוק מה שאנו רוצים במקרה זה). להלן תיאור בסיסי של המעגל: נתמקד בתיאור הרגיל שלנו ונמצא את פונקצית התמסורת: X f s X0 X p Xi X f X0 X p As A s 1 As s | 22 Xp Xi H s מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן עבור 1 A s s 0 :נקבל הגבר אינסופי תגובת התהודה. נסמן L s A s s :את ה.Loop Gain- קריטריון :Barkhauseנדרוש שבתדר התהודה L s , pבעוצמה 1ופאזה אפס .בנק' זו נקבל הגבר אינסופי. איכות המחולל נקבעת לפי הפאזה. אנו רוצים למצוא את pאך יש לנו רעש בד"כ היוצר מרחק :וגורם להפרש פאזה. : מתקיים: d / d כדי לצמצם את הפרש הפאזה נרצה שיפוע כמה שיותר גדול עבור הפאזה. נרצה גרף בעל חד שמשמעו תדר יציב יותר. Noise . p p גישה נוספת היא לעבור למישור התדר s j p :ולהסתכל על הערכים של הקטבים. אנו צריכים שני קטבים מנוגדים כדי לקבל בהתמרה ההפוכה .cos נרצה להביא את הפונקציה 1 A s s :לצורה. s 2 p2 : מעגל הכי פשוט שייתן מוצא סינוסי כתדר תהודה הוא מעגל מסדר שני – מעגל .RLC בפועל משתמשים במחולל גביש הבנוי מגביש פיאזואלקטרי (חומר שיוצר תגובה מכנית בהפעלה של שדה חשמלי). גביש זה הוא חומר בעל רזוננס אלקטרומכני יציב מאוד בזמן ובטמפרטורה. נמדל את הגביש בצורה חשמלית כמתואר להלן: תכונות ומושגים: - Lקבוע אלסיות גבוה (מאות .) Hy - CSקיבול קטן (קטן מ.) fF - - rהפסדי אנרגיה. . - CPקיבול בין לוחות הגביש pF L .Q 0 גורם הטיב של הרכיב הוא105 : r נמצא את האימפדנס של הרכיב (נזניח את ההתנגדות האוהמית הקטנה): 1 s 2 1/ LCS ... . Z s 1 sCP s 2 CS CP sCP sL 1/ sCS LCS CP 1 1 האפס הוא: LCS 1 s והקוטב הוא: CS C P LCS CP 1 2 s2 . p נכתוב: CP 2 p2 CS CP מתכונות הגביש CP CS :ולכן מקבלים גם CS : CS CP | 27 . Z s j Z S Z P ולכן. P S : מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן מקבלים את הגרף הבא: Im Z כאשר הגרף חיובי העכבה היא השראותית וכאשר היא שלילית – קיבולית. נרצה להיות בתחום - s p :התנהגות השראותית המאפשרת תנודות מכאניות (מקדם הטיב מתייחס לתכונות ההשראותיות של הגביש ולכן נרצה לעבוד בתחום זה). p S להלן שתי תצורות שימוש נפוצות בגביש: :Pierce Oscillator כשדיברנו על מהפך ואפיינו אותו עם VTCראינו שהעקומה דומה מאוד למדרגה. כעת נרצה להיות בתחום האמצע (המצב ה )Metastabily-כי בו כל תזוזה תיצור את התנודה שלנו .כדי למנוע מהרכיב להגיע למצב יציב משתמשים בנגד המשוב . R fהרכיבים R1 , C1 :יוצרים .LPF מקבלים במוצא אות סינוס עם רעש. כאשר נכניס זאת למשווה נקבל כי הרעש מעוות את הגל הריבועי. הרכיב שדואג למנוע את השפעת הרעש נקרא שמיט טריגר. הרכיב מאפשר טווח מסוים של רעש עבורו הוא עוד נשאר במצב הקודם. נדבר על רכיב זה בהמשך. שימושים בשבבים: אם לשבב שלנו יש שעון (עם שמיט טריגר והכל) ,נחבר אותו רק לכניסה X 1והכניסה X 2תהיה צפה. אם אנו צריכים להכניס שעון לתוך רכיב ,נשתמש בשתי הכניסות של הגביש לשבב . X1 , X 2 יצירת פאזות שעון לא חופפות: ראינו ב Master-Slave FF-כי יש ליצור פאזות שעון לא חופפות .מבצעים זאת כמתואר להלן: כדי לעשות זאת נעזר במספר זוגי של מהפכים אשר יוצרים השהייה של tdבין הכניסה N1למוצא וכנ"ל בשורה התחתונה. 1 2 | 20 N1 clk 1 2 1 2 N2 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן clk נקבל את הגרפים הבאים: t בתחילה השעון על 0לוגי ונניח כי היציאות 1ו 2 -מכילות גם .0 היציאה N1היא אפס כי בכניסה לשער NOR1יש .01 כאשר השעון עולה ל 1-לוגי ,שער ה NOR-השני מקבל כניסות של .01 לכן הוא יוציא 0באופן מיידי .לאחר זמן ההשהייה t dהכניסה של 2לשער NOR1ותתחלף מ 0-ל 1-לוגי ולכן השער יוציא – 0משמע N1יעלה ל.1- לאחר tdנוסף היציאה 1תרגיש את השינוי ותתחלף גם היא מ 0-ל.1- td t N2 t 1 t 2 t כאשר השעון יורד ל 0-השער NOR1מקבל מיידית את הערכים 10ומוציא .0 לכן היציאה N1יורדת ל 0-מיידית .כעת עובר זמן t dנוסף והיציאה 1משנה את ערכה ל 0-לוגי חזרה ובכך משתנות הכניסות של שער NOR2ל 00-חזרה אשר מעלות את הערך ב N 2 -חזרה ל.1- קיבלנו פולסי שעון לא חופפים כפי שרצינו. רבי רטט – :Multivibrators יש לנו שלושה מצבים: .1דו יציב – .bi-stable .2חד יציב – .Monostable .3אל יציב – .Astable מצב דו-יציב :Bi-stable האופיין של מצב דו יציב הוא: R1 פונקצית המוצא היא V : R1 R2 R1 s הוא גורם המשוב. כאשר: R1 R2 נרצה להיות בתחום הליניארי של המגבר. נניח למען המציאות כי בכניסת המגבר יש איזשהו רעש. V 0 : Vout המוצא ברגע 0יהיה Vout 0 A :והמשוב ייתן לאחר פרק זמן קטן. V t Vout 0 A : התהליך ימשיך לגדול עד שהטרנזיסטור יגיע לרוויה ואז Vout t2 Vout t1 :עבור. t2 t1 : מתח המוצא יעלה עד למתח הרוויה . Lבאותו האופן ,אם היינו מתחילים ב V 0 -היינו מגיעים בסוף ל. L - | 22 N1 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן נחבר מקור מתח לכניסה: כאשר המתח מחובר לרגל ה "-"-נקבל את האופיין הבא: נתחיל ממתח שלילי. Vin 0 : אז Vout L :כי . V L :כאשר נעבור את מתח הסף L VTH : נקבל היפוך של המוצא לערך . L כאשר מתח הכניסה חיובי ויורד כלפי השלילי נקבל את התהליך ההפוך. כשמחברים את הגרפים מקבלים את האופיין.Inverted Hysteresis : כאשר נחבר את הכניסה להדק החיובי נקבל את:Non-inverting Schmitt trigger : R1 R R R R נבטאVout Vin Vin 1 Vout Vin 1 1 Vin 2 Vout 1 0 : R1 R2 R1 R2 R1 R2 R1 R2 R1 R2 R1 R השווינו לאפס מכיוון ש V V -לפי כללי הזהב .נקבל, VTH L 1 : R2 R2 V . VTL L שתי צורות סימון מקובלות למצב הדו-יציב הן: מצב אל-יציב:Astable : מעגל שמתנדנד כל הזמן. | 22 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן הנגד והקבל קובעים את קבוע הזמן האחראי על זמן הפולס. גרף הטעינה: . V L L L et / ; RC 1 L / L . T1 ln כאשר . V T1 L :נקבל : 1 גרף הפריקה: 1 L / L t / . T2 ln V t L L L eכאשר : 1 זמן המחזור . T T1 T2 :בד"כ L L :ואז.DC=50% : תפוקת גל משולש: התחלנו בגל ריבועי מ L -או מ. L - כתוצאה מכך הזרם על הקבל הוא קבוע בזמן. הקבל אוגר אותו וסוכמים את המתח עליו. לכן מקבלים גרף ליניארי. L קבוע זורם בקבל. נניח שבמוצא V2 Lזרם: R L V V . מצב זה ימשיך עד VTLשבו . V2 L :הזמן הוא. T1 RC TH TL : לכן נקבל גרף בעל שיפוע RC L V V L VTH VTL (אופן החישוב של הזמנים מתוך גרף המשולש T1 RC TH TL : - tan כאשר זווית השיפוע). RC T1 L V V באותו האופן. T2 RC TH TL : L עד כאן הרצאה .8תאריך13.5.12 : | 22 מעגלים אלקטרונים ספרתיים -סיכום ועריכה מאת שי ידרמן
© Copyright 2024