: - יציב ונהפוך אותו ל - נמשיך מהדיון של מצב אל MonoStable (One Shot

‫בהרצאה קודמת דיברנו על שלושה סוגים של ויברטורים‪:‬‬
‫‪ .1‬אל יציב‪.‬‬
‫‪ .2‬דו יציב‪.‬‬
‫‪ .3‬מחולל (מתנד)‪.‬‬
‫נמשיך מהדיון של מצב אל‪-‬יציב ונהפוך אותו ל‪:MonoStable (One Shot) -‬‬
‫במעגל הבא ניתן לראות קונפיגורציה שבה מפסיקים את הטעינה‪-‬פריקה‬
‫של הקבל התחתון באמצעות דיודה‪ .‬הדיודה מאפשרת למתח שעל הקבל להגיע‬
‫למקסימום של ‪ - VD1‬זאת ניתן לראות בדיאגרמת המתחים בגרף התחתון‪.‬‬
‫הבדל נוסף הוא במעגל העליון‪ .‬מניחים‪R4  R1 :‬‬
‫כאשר מכניסים מתח ריבועי נקבל את המתואר בדיאגרמה העליונה‪.‬‬
‫נזכור כי‪.   R1 /  R1  R2  :‬‬
‫המתח בכניסה החיובית למגבר הוא‪ L  VD 2 :‬‬
‫כאשר‪ - VD 2 :‬מפל המתח על הדיודה העליונה‪.‬‬
‫כשהגל הריבועי נמצא על ‪ 0‬מקבלים ירידת מתח חדה על פני הקבל ואז‬
‫המתח שבכניסת ה‪ "+"-‬למגבר קטֵן ויורד מתחת ל‪ "-"-‬ומקבלים היפוך במוצא‪.‬‬
‫הקבל ‪ C1‬מתפרק עד לסף השני ‪  L -‬ומתח המוצא מתהפך ל‪. L -‬‬
‫לאחר מכן הקבל ‪ C1‬נטען עד למתח ‪ VD1‬ולאחר מכן כל הזרם עובר לדיודה‪.‬‬
‫לכן המתח אינו עולה מעל לערך זה וחזרנו למצב היציב‪.‬‬
‫נמצא את זמן הפריקה של הקבל‪ .‬ממשוואת הדפקים מקבלים‪:‬‬
‫‪VB  t   L   L  VD1  et / ;   R3C1‬‬
‫‪VD1  L‬‬
‫ידוע כי‪ VB T    L :‬ולכן מקבלים‪:‬‬
‫‪   1 L‬‬
‫‪1‬‬
‫עבור‪ VD1  L :‬נקבל‪:‬‬
‫‪ 1‬‬
‫‪. T  C1R3 ln‬‬
‫‪. T  C1 R3 ln‬‬
‫נציין כי אם ברצוננו לתת טריגר נוסף עלינו לחכות לפחות עד שהקבל יתפרק ויטען עד למתח של ‪. VD1‬‬
‫‪:Astable Multivibrator Using CMOS gates‬‬
‫נתאר את המתחים במעגל הבא‪:‬‬
‫נתחיל ממתח נמוך בכניסה למהפך הראשון (שמאלי)‪ ,‬היציאה היא גם נמוכה‬
‫והנקודה ‪ V01‬גבוהה‪ .‬בשלב זה הקבל נטען והנקודה ‪ Vin‬תעלה עד שתגיע ל‪.1-‬‬
‫בשלב זה המהפכים יתחלפו וכך הלאה‪.‬‬
‫‪| 68‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫נציין כי קיימים מעגלי הגנה שתפקידם הוא למנוע קפיצות של מתחים בנקודות המצויינות בסרטוט לעיל מעל ל‪ VDD -‬או‬
‫מתחת ל‪ 0-‬אשר יכולים להזיק למעגל ולפעולתו‪ .‬לא נתעמק במעגלים אלו בשלב זה ונניח כי הם קיימים‪.‬‬
‫בגדול מעגלים אלו הם מבוססי דיודות אשר מונעות קפיצות מתחים לא רצויות‪.‬‬
‫נתבונן בדיאגרמת הזמנים הבאה‪:‬‬
‫מתחילים במצב שבו מתח הכניסה הוא ‪( . VDD‬ז"א המתח בנקודה‪.) V02 :‬‬
‫בשלב זה המתח בנקודה ‪ Vin‬יורד עד לנקודת הסף (הגרף התחתון)‪.‬‬
‫כעת המתח בנקודה זו יורד מ‪ VDD -‬ל‪ 0-‬באופן מיידי כתוצאה מרציפות‬
‫של המתח על פני הקבל‪ .‬התוצאה הישירה היא שהמתח יורד לגודל‬
‫של‪ . VTH  VDD  0 :‬עקב הדיודות לא יורדים מתחת לאפס ולכן‪. Vin  0 :‬‬
‫כעת הקבל נטען ומעלה את הנקודה ‪ Vin‬עד לסף‪.‬‬
‫במעבר משם מ‪ 0-‬ל‪ 1-‬לוגי מקבלים שוב פעם קפיצות של‬
‫לכן המתח כעת הוא‪. Vin  VTH  VDD  VDD :‬‬
‫הדיודות חוסמות מתחים מעל ל‪ VDD -‬ולכן‪. Vin  VDD :‬‬
‫‪. VDD‬‬
‫‪ VDD VDD ‬‬
‫‪. T  RC ln ‬‬
‫קבוע הזמן (ממשוואת הדפקים) הוא‪ :‬‬
‫‪VDD  VTH VTH ‬‬
‫‪:CMOS Monostable Circuit‬‬
‫נתבונן וננתח את המעגל הבא‪:‬‬
‫אנו משתמשים במהפך בודד‪ .‬נתייחס למצב של ‪ 00‬כדי שלטריגר תהיה השפעה (אחרת עבור ‪ Vin  1‬לא יהיה אף פעם עירעור)‪.‬‬
‫במצב ‪ 00‬יש לנו במוצא מהשער ‪ 1 NOR‬לוגי והקבל לאחר זמן רב מהווה נתק‪.‬‬
‫בנקודה ‪ Vin 2‬המתח הוא גם ‪ VDD‬עקב זרמים זניחים בענפים שלו‪.‬‬
‫כאשר מערערים את המעגל ע"י פולס כניסה כמתואר בדיאגרמה‪ ,‬המתח בנקודה ‪V01‬‬
‫יורד בהפרש של ‪ . V1‬נציין הבדל משמעותי בשירשור דרגות ‪CMOS‬‬
‫על קבל בניהם והוא שיש להתייחס להתנגדות המוצא של הדרגה הקודמת‪.‬‬
‫‪VDD‬‬
‫‪R‬‬
‫נקבל‪:‬‬
‫‪ron  R‬‬
‫‪. V1  VDD‬‬
‫‪R‬‬
‫‪V01‬‬
‫‪rON‬‬
‫‪| 69‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מוצא הוא מהפך ולכן נקבל בו ‪ VDD‬בשלב זה‪.‬‬
‫הקבל מתחיל להיטען ורוצה להגיע למצב של נתק‪ .‬נרצה להגיע למתחים‪. V01  0 ; Vin 2  VDD :‬‬
‫כאשר מגיעים למתח הסף והמוצא הופך לאפס התהליך חוזר חלילה‪ .‬גם כאן יש זמן התאוששות למעגל והוא במעבר‬
‫מקפיצת המתח ‪ V2‬כלפי ‪. VDD‬‬
‫‪ R‬‬
‫‪VDD ‬‬
‫‪. T  C  R  ron  ln ‬‬
‫זמן המחזור ממשוואת הדפקים הוא‪ :‬‬
‫‪ R  ron VDD  VTH ‬‬
‫שימוש במעגל שמיט למתנד‪:‬‬
‫בחיבור קבל נקבל טעינה ופריקה בין שני הספים של המעגל‪.‬‬
‫‪ V V V ‬‬
‫קבוע הזמן הוא‪. T  RC ln  DD TL TH  :‬‬
‫‪VDD  VTH VTL ‬‬
‫ממירים‪:‬‬
‫ממירים ‪:(DAC) D/A‬‬
‫נפתח בהערה חשובה והיא שהמרה גרידא של ערכים ספרתיים‬
‫למתחים תיתן מתח מדרגות אשר לעניינו עדיין אינו אנלוגי‪.‬‬
‫לכן נפריד את הניתוח של הממיר לשני חלקים‪:‬‬
‫‪ .1‬בסיס ה‪ DAC-‬אשר ממיר את המספר שנמצא בביטי הכניסה לרמות מתח‪.‬‬
‫‪ .2‬מעביר נמוכים )‪ (LPF‬אשר מחליק את המתח והופך אותו לאנלוגי‪.‬‬
‫‪:DAC using binary weighted R ladder‬‬
‫ראינו בעבר את צורה זו של מעגל ולמדנו כי המפסקים‬
‫קובעים את הביטים של המספר שברצוננו להכניס למעגל‪.‬‬
‫תזכורת‪ :‬פונקצית תמסורת של מהפך קונבנציונאלי‪:‬‬
‫להלן מעגל פשוט בן שתי כניסות ומציאת מתח המוצא כתלות במתחי הכניסה לפי חוק אוהם וחוקי הזהב‪:‬‬
‫‪Vin1 Vin 2‬‬
‫‪V‬‬
‫‪Rf‬‬
‫‪‬‬
‫‪  out  Vout  k1Vin1  k2Vin 2‬‬
‫‪R1 R2‬‬
‫‪Rf‬‬
‫‪VCC‬‬
‫‪‬‬
‫‪‬‬
‫‪Vout‬‬
‫‪R1‬‬
‫‪Vin1‬‬
‫‪R2‬‬
‫‪-VCC‬‬
‫‪| 6:‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫‪Vin2‬‬
‫נחזור למעגל המקורי ונכתוב את הזרם שנכנס לתוך המגבר‪:‬‬
‫‪ 2VREF‬‬
‫‪D‬‬
‫‪‬‬
‫‪R‬‬
‫‪‬‬
‫‪b‬‬
‫‪VREF‬‬
‫‪V‬‬
‫‪V‬‬
‫‪2V  b b‬‬
‫‪b1  REF b2  ...  NREF‬‬
‫‪b N  REF  1  22  ...  NN‬‬
‫‪1‬‬
‫‪R‬‬
‫‪2R‬‬
‫‪2 R‬‬
‫‪R 2 2‬‬
‫‪2‬‬
‫‪R 2VREF‬‬
‫מתח המוצא הוא‪ D  VREF  D :‬‬
‫‪2 R‬‬
‫‪i0 ‬‬
‫‪. V0   R f i0  ‬‬
‫לא נרצה להשתמש במעגל זה עקב גודל הנגדים והדיוק שלהם‪ .‬למשל עבור‪ N  16 :‬הנגד האחרון הוא‪. 215 R :‬‬
‫הדיוק שלו הוא פרומיל )‪ .(0.1%‬בנוסף יש לנו טרנזיסטורים במקום כל מתג אשר גם להם התנגדות‪.‬‬
‫הפתרון הוא "סולם ‪:"R-2R‬‬
‫יש לנו יחס קבוע בין הנגדים אשר ניתן להשגה בצורה די מדויקת ולא מהווה בעיה‪.‬‬
‫נסתכל על הצומת האחרונה ונראה כי כל צומת רואה התנגדות שקולה של ‪ R‬מלפניה‪.‬‬
‫השיקול של הגדלים נובע מהזרמים‪.‬‬
‫הזרם הנכנס לצומת הראשונה מתפצל לשני חצאים עקב שתי התנגדויות שוות שהוא רואה‪.‬‬
‫הזרם שעבר לצומת השנייה שוב רואה שתי התנגדויות שקולות ולכן מתפצל לשני חצאים‬
‫פעם נוספת‪ .‬כך התהליך חוזר עד לצומת האחרונה ובכל מתג מעבירים את הזרם הרצוי‪.‬‬
‫בסופו של דבר הזרם ‪ i0‬הוא כבר משוקלל ביחס לזרמים שהעברנו‪.‬‬
‫קיימת בעיה והיא שהמתגים ממומשים באמצעות טרנזיסטורים ולכן יש לוודא שהם לא בקיטעון‪.‬‬
‫עלינו לדרוש תנאים על המתחים שלהם ולוודא זאת עם הזרמים שעוברים בהם‪.‬‬
‫להלן פתרון בעיה‪:‬‬
‫;‪| 6‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫סולם הנגדים הוא מלמטה ויש לנו מגבר שרת נוסף‪.‬‬
‫כל הטרנזיסטורים מוזנים באותו המתח‪.‬‬
‫בטרנזיסטור הראשון עובר הזרם ‪ I N‬ולכן במוצאו‪. I N /  :‬‬
‫נדאג לכך שבנקודה ‪ N‬הזרם השקול הוא‪. 2 I N /  :‬‬
‫‪I‬‬
‫המתח בנקודה ‪ N‬הוא‪. VN  VB  VBE , N  N 2 R :‬‬
‫‪‬‬
‫המתח בנקודה ‪ N  1‬הוא‪2 R :‬‬
‫מצד שני אפשר לכתוב‪R :‬‬
‫נציב ונקבל‪2R :‬‬
‫‪IN‬‬
‫‪‬‬
‫‪2I N‬‬
‫‪‬‬
‫‪I N 1‬‬
‫‪‬‬
‫‪. VN 1  VB  VBE , N 1 ‬‬
‫‪. VN 1  VN ‬‬
‫‪2R  VBE , N ‬‬
‫‪I N 1‬‬
‫‪‬‬
‫‪R  VBE , N 1 ‬‬
‫נדרוש כי‪ VBE , N 1  VBE , N :‬ונקבל‪. I N 1  2 I N :‬‬
‫‪4I N‬‬
‫‪‬‬
‫‪2 R  VB  VBE , N ‬‬
‫‪I N 1‬‬
‫‪‬‬
‫‪. VB  VBE , N 1 ‬‬
‫היות וכל המשחק הוא סביב הזרמים נצטרך לקבוע זרם ‪ I REF‬ולחצוץ אותו בצורה משכנעת‪ .‬זה הוא תפקיד המגבר‪.‬‬
‫‪V‬‬
‫נדאג להתאים את ‪ Q1 , QREF‬כך ש‪ I1  I REF -‬כאשר‪. I REF  REF :‬‬
‫‪RREF‬‬
‫המגבר משמש להעברת המתח לנקודות ‪ B‬מבלי להעביר זרם ובכך שומר על היציבות של הזרם‪.‬‬
‫עד כאן הרצאה ‪ .9‬תאריך‪30.5.12 :‬‬
‫ממירים ‪:ADC‬‬
‫כעת נרצה להמיר מתח אנלוגי לערך ספרתי‪.‬‬
‫התיאור המדויק של ממיר ‪ ADC‬פותח בדוגם‪.‬‬
‫את הדוגם נבצע ע"י קבל ומתג כמתואר‪:‬‬
‫תקפיד הקבל הוא להחזיק את המתח עד ליציאת ‪ N‬הסיביות‪.‬‬
‫להלן דיאגרמת זמנים הממחישה את ערך המתח במוצא הדוגם‪:‬‬
‫הגרף העליון הוא מתח אנלוגי‪ .‬השני הוא סגירת המפסק‪.‬‬
‫הגרף השלישי מתאר את המתח על הקבל אשר מוחזק‬
‫(מזניחים את זרמי הזליגה אשר מורידים מעט את המתח)‪.‬‬
‫נרצה להגיע לדוגם מהצורה הבאה‪:‬‬
‫‪| 75‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מימושים שונים של ‪:ADC‬‬
‫מימוש ‪:Flash‬‬
‫‪‬‬
‫‪‬‬
‫נוכל ליצור סיגנלים ‪ VR1 ,VR N ‬ע"י מחלק נגדים‪.‬‬
‫‪ 2 1 ‬‬
‫‪‬‬
‫הביזבוז בא לידי ביטוי במספר רב של משווים‪.‬‬
‫מימוש ‪:Single-Slope‬‬
‫יש משווה אשר נותן הוראה האם יש להמשיך לספור כלפי מעלה‪/‬מטה בהתאם למתח שנכנס אליו כמשוב ביחס למתח האנלוגי‪.‬‬
‫חיסרון מובהק הוא הזמן שיש לחכות עד לתוצאה‪.‬‬
‫לכן נעדיף להשתמש בשיטות שונות כגון‬
‫שיטת החצייה‪.‬‬
‫נוכל להחליף את המונה למכונת מצבים כלשהי‪.‬‬
‫בצורה זו נוכל לחסוך ספירות‪.‬‬
‫(שיטת החצייה היא מקרה פרטי של מכונת מצבים)‪.‬‬
‫מימוש ‪:Dual-Slope‬‬
‫יש לנו שני מתגים‪:‬‬
‫‪ – s1‬עובר ממתח הייחוס והמתח האנלוגי‪.‬‬
‫‪ – s2‬שתפקידו לפרוק או לטעון את הקבל‪.‬‬
‫פירוט אופן הפעולה‪:‬‬
‫בהתחלה ‪ s2‬סגור ‪  t  0 ‬ולכן‪. VC  V1  0 :‬‬
‫ברגע ‪ s2 , t  0‬פתוח ואז ‪ s1‬מגיע ל‪ VA -‬למשך זמן ‪ T1‬ידוע‪.‬‬
‫‪V‬‬
‫הזרם שבו נטען הקבל הוא קבוע וערכו‪.  A :‬‬
‫‪R‬‬
‫לכן יש פרופורציה בין הזמן לטעינת הקבל‪.‬‬
‫את זה ניתן לראות בדיאגרמת הזמנים הבאה‪:‬‬
‫‪VT‬‬
‫כדי לדעת את ערך ה‪"-‬פיק"‪. Vpeak  V1 T1   A 1 :‬‬
‫‪RC‬‬
‫ברגע‪ t  T1 :‬סגורים את ‪ s1‬כלפי ‪ , VREF‬הקבל מתפרק‬
‫‪V‬‬
‫עד ל‪ V1  0 -‬בקצב קבוע‪. REF :‬‬
‫‪RC‬‬
‫‪V‬‬
‫‪V‬‬
‫‪peak‬‬
‫‪. REF ‬‬
‫מדמיון משולשים נוכל לקבל מהגרף‪:‬‬
‫‪RC‬‬
‫‪T2‬‬
‫‪T‬‬
‫‪V‬‬
‫לכן‪. 2  A :‬‬
‫‪T1 VREF‬‬
‫‪| 71‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫תפקידי המשווים‪ :‬הראשון הוא חוצץ )‪ (Buffer‬והשני שולט בבקרת המתגים‪.‬‬
‫ה‪ Counter-‬סופר את הזמן ‪ T2‬בלבד‪ ,‬כי את ‪ T1‬אנו יודעים ושולטים בו‪ .‬לכן תפקיד מעגל הבקרה הוא לתת הוראה שלא לספור‬
‫את הזמן ‪ T1‬אלא רק את ‪ . T2‬נציין כי מעגל זה אינו יודע להתמודד עם מתחים שליליים‪ .‬זאת נראה בהמשך‪.‬‬
‫מימוש‪:Charge-redistribution :‬‬
‫פירוט שלבי הפעולה‪:‬‬
‫‪ .1‬מבצעים דגימה )‪ .(Sample‬המתג‪ sA  VA :‬ו‪ sB -‬סגור‪ .‬כל המתגים במקביל מכוונים לצד ימין (טוענים את כל הקבלים)‪.‬‬
‫נשים לב כי ערך הקבל השקול הוא‪ 2C :‬ולכן יש לנו מעגל טעינה פשוט‪.‬‬
‫המטען שנקבל על הקבל השקול הוא‪. Q  2CVA :‬‬
‫‪ .2‬החזקה )‪ :(Hold‬כעת‪ sA  VA :‬ו‪ sB -‬פתוח‪ .‬מרגע זה והלאה הקבלים לא יתפרקו‪.‬‬
‫כל המתגים ‪  s1  s5 , sT ‬עוברים לצד שמאל‪.‬‬
‫‪ .3‬חלוקה מחדש (‪ :)Redistribution‬המתג ‪ sB‬פתוח ו‪. sA  VREF -‬‬
‫נזיז רק את ‪ s1‬ל‪ . VREF -‬בשלב זה הקבל הראשון שערכו ‪ C‬מחובר ל‪VREF -‬‬
‫בעוד שהקבל השקול כעת (שערכו הוא גם ‪ ) C‬מחובר לאדמה‪.‬‬
‫יתרחש מעבר מטענים ואז‪. Vout  VA  0.5VREF :‬‬
‫המתח‪ VA :‬הוא תנאי התחלה (ת‪.‬ה‪ ).‬והמתח‪ 0.5VREF :‬הוא תגובה לכניסה‪.‬‬
‫אם‪ - Vout  0 :‬נפתח את ‪( s1‬להעביר אותו ימינה)‪.‬‬
‫אם‪ - Vout  0 :‬נסגור את ‪( s1‬נשאיר אותו במצב הנוכחי) ונסגור את ‪( s2‬ל‪) VREF -‬‬
‫כעת‪ . Vout  VA  0.25VREF :‬חזרנו שוב למצב הקודם עם קיבול שונה‪.‬‬
‫‪Vout‬‬
‫‪C‬‬
‫‪C‬‬
‫‪VREF‬‬
‫‪VREF‬‬
‫‪1.5C‬‬
‫‪Vout‬‬
‫‪ .4‬חוזרים חלילה על התהליך עד ש‪ Vout -‬מתקרב כמה שניתן ל‪.0-‬‬
‫מחלקים את המטען כדי לקבל ‪ Vout‬מינימלי‪.‬‬
‫אין לנו בעיה של קיבולים פרזיטיים מכיוון שאין משוב ואז אין להם לאן להתפרק‪.‬‬
‫לכן מעגל זה טוב כי המטענים בו לא מתפרקים אלא רק מתחלקים בצורה אופטימלית‪.‬‬
‫‪| 75‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫‪0.5C‬‬
‫מעגלים מגבילים ‪:Clipping Circuits‬‬
‫אנו יודעים כי עבודה בתחום שמעל ל‪ VDD -‬יכול להזיק למעגל‪.‬‬
‫במקרה הטוב המעגל קוצץ את המתח‪.‬‬
‫בדוגמא להלן מופיע תיאור גרפי של מגבר שרת פשוט‪.‬‬
‫מעגל זה נקרא‪.Double limiter :‬‬
‫הוא קוטם את הפיק החיובי והשלילי‪.‬‬
‫למעגל זה מקובל לקרוא גם‪.Hard limiter :‬‬
‫מעגל זה מאופיין ע"י מעבר חד בין תחום ליניארי לרוויה ובתחום הרוויה השיפוע אפס‪.‬‬
‫מעגל ‪:Half Wave limiter‬‬
‫שימוש נפוץ הוא ע"י דיודות‪:‬‬
‫השיפוע הוא ‪ 1‬עד שהמתח עד פני הדיודה מגיע ל‪. VD -‬‬
‫לאחר מכן המתח עליה קבוע‪.‬‬
‫אם נחבר הפוך נקבל אופיין הפוך‪.‬‬
‫כדי להמיר את מתח הקטימה לערכים גדולים יותר נוכל הוסיף מספר דיודות בטור או לחילופין להוסיף מקור מתח בטור‪:‬‬
‫בצד מתוארים המעגל והגרף הממחישים זאת‪:‬‬
‫המעגל הבא מתאר קטימה כפולה‬
‫במתח חיובי ושלילי לפי המקורות‪:‬‬
‫‪VBIAS VD‬‬
‫‪Vout‬‬
‫‪Vin‬‬
‫‪VBIAS‬‬
‫‪DC‬‬
‫דיודת זנר‪:‬‬
‫דיודה זו‪ ,‬בשונה מדיודה רגילה‪ ,‬מכילה מתח פריצה מובנה‪ .‬בדיודת זנר ניתן להשתמש במתח הפריצה ובתחום שלו לצרכים שונים‪.‬‬
‫להלן פירוט סמל הגרפי והאופיין של הדיודה‪:‬‬
‫בד"כ משווים דיודות זנר כפולות כמתואר‪:‬‬
‫‪VZ 2  VD1‬‬
‫‪VD 2  VZ 1‬‬
‫‪| 75‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מעגל‪:Soft-Clipping :‬‬
‫המעגל מנחית את הפיק אבל עדיין מעביר צורה כלשהי‪.‬‬
‫זה נגרם עקב הנגדים בטור לדיודות‪.‬‬
‫דוגמא נוספת לכך ראינו במעבדה במימוש‬
‫של מגברים באמצעות טרנזיסטור‪.‬‬
‫במעבר מאזורי העבודה ניכרת קטימה רכה‪.‬‬
‫מעגלי הגנה‪:‬‬
‫נרצה להוסיף מעגלי הגנה אשר מונעים עבודה בתחומים שמעל ל‪ VDD -‬או מתחת ל‪.0-‬‬
‫באיור הסמוך ניתן לראות כי כאשר הקו האמצעי בתחום‪  0,VDD  :‬שתי הדיודות‬
‫מנותקות‪ .‬אחרת אחת מהן מוליכה ומאזנת חזרה את המתח ע"י מעבר זרם‪.‬‬
‫מעגלים עוקבים ‪:Clamping Circuits‬‬
‫באיפנונים‪ ,‬למשל ‪ ,AM‬כאשר מאפשרים לאות המידע לרדת למתחים שמתחת ל‪0-‬‬
‫הדבר מתורגם להיפוך פאזה באות הנושא‪ .‬כדי למנוע זאת נוסיף דרגת ‪.DC‬‬
‫אפנון זה נקרא אפנון עם נשא )‪.)Carrier‬‬
‫אחד מדרכי המימוש מבוסס על קבל ודיודה‪.‬‬
‫יש לנו מקור מתח בתחום החיובי (גל משולש במקרה זה)‪.‬‬
‫הדיודה לא משפיעה בתחום החיובי אלא רק בתחום השלילי‪.‬‬
‫כאשר מקור המתח הוא שלילי הדיודה שומרת על מתח קבוע‪. Vout  VD :‬‬
‫הקבל ממשיך לעקוב אחרי המתח לפי‪ VDD  VD  VC :‬אבל הדיודה אחראית‬
‫לשמירת נקודת מתח המוצא קבועה‪ .‬במעבר למתח חיובי הקבל נטען פעם נוספת ואנו‬
‫מקבלים סטיית מתח במצב המתמיד אשר מעלה את מתח המוצא בגודל קבוע‪.‬‬
‫‪2VP 0.7‬‬
‫להלן דוגמא נוספת עם דיודה הפוכה‪:‬‬
‫‪| 76‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מכפל מתח‪:‬‬
‫המוטיבציה במעגלים אלו היא ליצור נקודת מתח זמנית הגדולה פי ‪ 2‬בתוך מעגל משולב‪.‬‬
‫שלב ראשון ‪   1 -‬ו‪ .   0 -‬מתקבל המעגל הימני‪.‬‬
‫לאחר המעבר‪   0 :‬ו‪   1-‬מקבלים את המעגל השמאלי‪.‬‬
‫הקבל שומר על מתח ‪ VDD‬כאשר‪. Vout  2VDD :‬‬
‫‪VD‬‬
‫‪VDD‬‬
‫‪2VDD‬‬
‫‪+‬‬
‫‪VDD‬‬
‫‪-‬‬
‫‪+‬‬
‫‪VDD‬‬
‫‪-‬‬
‫הבעיה במעגל היא שאם נחבר לו רשת עם עומס אז בסופו של דבר הוא לא יספק "לעד" מתח כפול אלא יתרוקן (ואפילו מהר יחסית)‪.‬‬
‫מכפל נוסף‪:‬‬
‫נראה מעגל נוסף שיכול להכיל עומס ולשמור על נקודת המתח שיצר‪.‬‬
‫שלב ראשון‪ :‬סוגרים את‪ s1 , s3 :‬ואז ‪ C‬נטען והמתח עליו הוא ‪. VDD‬‬
‫שלב שני‪ :‬פותחים את ‪ s1 , s3‬וסוגרים את ‪ . s2 , s4‬נקבל את המעגל הבא‪:‬‬
‫‪Vout‬‬
‫‪Cout‬‬
‫‪C‬‬
‫‪VDD‬‬
‫‪VDD VDD‬‬
‫‪‬‬
‫עבור‪ C  Cout :‬נקבל‪ VDD :‬‬
‫‪2‬‬
‫‪2‬‬
‫‪ Vout ‬לפי‪. Vout  ZIR  ZSR :‬‬
‫‪VDD‬‬
‫בפעם הבאה נשלים את המטען על ‪ C‬ושוב נסגור את ‪ . s2 , s4‬התוצאה היא תוספת של‬
‫‪2‬‬
‫‪V‬‬
‫‪V‬‬
‫בהמשך נקבל תוספת של ‪ .... DD , DD‬עד שנגיע למתח סופי של‪ . 2VDD :‬למעשה בכל מחזור הקבל ‪ C‬נטען ומעביר‬
‫‪8‬‬
‫‪4‬‬
‫לקבל ‪ Cout‬את המטען שעליו ובכל מגדיל את המתח עליו במחצית מערכו הקודם‪ .‬היתרון הוא שהמתח כעת שואף ל‪2VDD -‬‬
‫ומוחזק למרות קיום של עומס במעגל‪.‬‬
‫‪.‬‬
‫עד כאן הרצאה ‪ .10‬תאריך‪3.6.12 :‬‬
‫‪| 77‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מעגל נוסף‪:‬‬
‫במחצית הראשונה של המחזור הקבלים ‪ C1 , C2‬נטעים בטור‪.‬‬
‫במחצית השנייה של המחזור‪ ,‬הקבל ‪ C1‬מנותק מ‪ C2 -‬ויוצר סטייה לקראת‬
‫המחזור הבא‪ .‬במחזור הבא הוא מטעין שנית את ‪ C2‬וכך הלאה‪.‬‬
‫דוגמא מספרית של המעגל‪:‬‬
‫שירשור של מעגלים – ‪:Cockroft Ladder‬‬
‫להלן מתואר מעגל עם שירשור של ‪ 3‬דרגות ולכן מתח המוצא היה פי ‪ 6‬ממתח המקור‪:‬‬
‫‪3VDD‬‬
‫‪6VDD‬‬
‫‪4VDD‬‬
‫‪VDD‬‬
‫‪2VDD‬‬
‫המתחים הרשומים בצמתים הם המתחים המירביים שכל צומת יכול להגיע אליהם‪.‬‬
‫מעגלים עם קבלים ממותגים ‪:Switched Capacitor Circuits‬‬
‫במעגל הבא קצב השינוי של המקור הוא קטן מאוד יחסית לקצב השינוי של המתג‪.‬‬
‫עלינו להראות שהתרומה של הקבל למעגל תהיה כמו של התנגדות‪ .‬ז"א יש להראות כי הקבל מתנהג כמו נגד‪.‬‬
‫‪| 78‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מההנחה שהכניסה משתנה לאט ביחס למתג‪ ,‬נתייחס לכניסה כקבועה במשך מחזור מיתוג‪.‬‬
‫בתחילה נקבל‪ q  C1 V1  V2  :‬כאשר‪ V1 :‬הוא מתח הכניסה ו‪ V2 -‬הוא מתח המוצא‪.‬‬
‫‪V V‬‬
‫‪q‬‬
‫הזרם בקבל הוא‪ fC1 V1  V2   1 2 :‬‬
‫‪t‬‬
‫‪1/ fC1‬‬
‫‪. I avg ‬‬
‫‪1‬‬
‫קיבלנו ביטוי הדומה לחוק אוהם עם התנגדות התלויה בתדר‪:‬‬
‫‪fC1‬‬
‫‪."R" ‬‬
‫נתבונן במגבר שרת המשתמש בטכניקה זו‪:‬‬
‫נדרוש‪ - 1  2 :‬פאזות שעון לא חופפות‪ .‬המצב הבעייתי שראינו בעבר הוא כאשר שניהם סגורים יחדיו (‪.)nonoverlapping‬‬
‫המעגל יפעל כפי שראינו קודם‪ .‬בתחילה הקבל ‪ C1‬מחובר למקור ולכן נטען‪:‬‬
‫לאחר מכן הקבל מתפרק לתוך לולאת המשוב‪.‬‬
‫היתרון בשימוש בטכניקה זו‪:‬‬
‫‪C‬‬
‫‪1‬‬
‫המעגל הוא אינטגרטור עם קבוע טעינה‪C2  TC 2 :‬‬
‫‪fC1‬‬
‫‪C1‬‬
‫‪.   ' R ' C2 ‬‬
‫‪C2‬‬
‫יותר קל להשיג דיוק ביחס בין הרכיבים מאשר ברכיב בודד‪ .‬כאן ניתן להשיג דיוק של פרומיל )‪ (0.1%‬בין‬
‫‪C1‬‬
‫‪.‬‬
‫הקדמה – ‪:FPGA‬‬
‫ראינו לוגיקה סטנדרטית בטכנולוגית ‪ ,CMOS‬הבעיתיות היא שלא ניתן להרכיב הרבה יחידות במעט זמן ולהשיג מקסימום ביצועים‪.‬‬
‫לאחר מכן ראינו את ה‪( PLD-‬וכל השאר‪ )PLA , PAL , PROM :‬ולמדנו על אפשרות התכנות באמצעות חיווט‪.‬‬
‫בשלב הבא נכיר את ה‪ Field Programmable Gate Array-‬או ה‪.FPGA-‬‬
‫השלב האחרון בשרשרת הוא ה‪ – Customizing-‬תכנון של מעגל בהתאם לצרכים מההתחלה‪.‬‬
‫ל‪ FPGA-‬יש יחידות לוגיות בסיסיות המאפשרות לחבר אותן וגם ניתן לתכנת אותן בעצמן‪.‬‬
‫‪| 79‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫חיווט – ‪:Wiring‬‬
‫‪:Fuse based FPGA = write once‬‬
‫ב‪ FPGA-‬סביר להניח שמעט צמתים יהיו מחוברים‪.‬‬
‫בכל נקודות החפיפה המתארות נשים ‪:Antifuse‬‬
‫בהתחלה ההתנגדות של ה‪ Fuse-‬גדולה מאוד‪ . R  1M  :‬לאחר שנשרוף את ה‪ Fuse-‬נקבל כי‪. R  5 :‬‬
‫בתהליך השריפה אנו למעשה מחברים את שני החוטים של הצומת המסוימת‪.‬‬
‫היתרון הוא שהמקום שתופס ה‪ Fuse-‬בין החוטים בכל צומת קטן יחסית‪ .‬החיסרון הוא שניתן לעשות זאת רק פעם אחת‪.‬‬
‫‪ – Nonvolatile FGPA‬יציב‪:‬‬
‫הכוונה כאן היא שלאחר שאנו מנתקים את הרכיב מהאספקה עדיין הוא נשאר מתוכנת (ה‪)EEPROM-‬‬
‫החיסרון הוא העלות ביצירת הטרנזיסטורים הללו כפי שראינו בעבר‪.‬‬
‫‪:Volitale RAM based FGPA‬‬
‫גם ראינו בעבר‪( .‬יצירה באמצעות ‪ RAM‬של החיווט)‪.‬‬
‫יחידות לוגיות‪:‬‬
‫להלן פירוט האפשרויות לבנייה של יחידות לוגיות‪:‬‬
‫‪ PLD + FF .1‬ו‪/‬או רגיסטרים‪.‬‬
‫‪ .Multiplexer .2‬ניתן ליצור ‪ 10‬פונקציות לוגיות )…‪ (AND , OR , XOR‬שונות‪( .‬פירוט בעמ' אחרון)‪.‬‬
‫‪ .LookUpTable (LUT) .3‬לוקחים זיכרון שזוכר את הפונקציות שלנו )‪ (RAM‬וע"י גישה אליו מוציאים את הרצויה‪.‬‬
‫הצורה הכללית של יחידה לוגית‪:‬‬
‫‪I/O‬‬
‫נרצה לחבר כל חיווט באמצעות טרנזיסטור כדי שיהיה רב‪-‬פעמי‪.‬‬
‫אפשרויות החיווט הנוכחיות יוצרות בעיות אשר מגבילות את‬
‫המצבים האפשריים‪ .‬ברגע שמשתמשים בנתיב לכיוון אחד לא ניתן‬
‫להשתמש בו לכיוון אחר‪ .‬ז"א לא ניתן להעביר מידע מ‪ LC-‬למספר‬
‫יחידות לוגיות אחרות )‪.(LC=Logic Circuit‬‬
‫‪LC‬‬
‫‪LC‬‬
‫‪Switch‬‬
‫‪Box‬‬
‫‪LC‬‬
‫נרצה להזיז את ה‪ Switch Box-‬למקום אחר כדי שלא יווצרו ההתנגשויות‬
‫הנ"ל בין המידע שעובר בין המעגלים‪.‬‬
‫‪LC‬‬
‫‪in‬‬
‫להלן תצורה יותר כללית המאפשרת העברת מידע בצורה יעילה יותר‪.‬‬
‫‪out‬‬
‫עד כאן הרצאה ‪ .12‬תאריך‪10.6.12 :‬‬
‫‪| 7:‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫טכנולוגית ‪:FPGA‬‬
‫להלן תיאור השלבים לקבלת מוצר מוגמר‪:‬‬
‫בטכלונוגיית ‪ FPGA‬תהליך התיכנון פשוט יותר כי הוא חוסך שלבים‬
‫ארוכים ומהותיים הכלולים בתיכנון האורגינלי‪.‬‬
‫‪ -FPGA‬מבנה כללי‪:‬‬
‫בשבוע שעבר התחלנו לראות את המבנה הבא‪:‬‬
‫יש לנו בלוקים של כניסה ויציאה ובלוקים המהווים יחידות זכרון‪.‬‬
‫בפועל החיבורים "קצת" יותר מורכבים כמתואר האיור הבא‪:‬‬
‫הבלוקים המרכזיים הם פונקציות שונות ולכל אחת יש קווי הולכה שונים המחוברים ע"י מטריצות שמכוונות את כיוון המידע‪.‬‬
‫;‪| 7‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫יחידת זכרון – ‪:Logic Cell‬‬
‫נפתח בדיון על ה‪ LUT-‬משבוע שעבר‪.‬‬
‫ה‪ LUT-‬שומר את הערכים שיש להוציא עבור כל צירוף כניסה אשרי‪.‬‬
‫בשלב התכנות אנו "מדברים" עם ה‪ LUT-‬ואומרים לו מה להוציא‬
‫מהרגיסטרים אליהם הם מחוברים‪.‬‬
‫באיור המסוים הנ"ל ה‪ LUT-‬משורשרות כדי ליצור טבלה גדולה יותר‪.‬‬
‫עקרונית‪ ,‬לתא הבסיסי שתי כניסות ולכן נרצה לממש רכיבים גדולים יותר‪.‬‬
‫(לפחות מ‪ 5-‬כניסות ויותר)‪.‬‬
‫להלן תיאור מורכב יותר של תא זיכרון‪:‬‬
‫רכיב הזיכרון הוא של ‪ – Xcylics‬נפוץ יחסית‪.‬‬
‫לכל ‪ LUT‬יש ‪ 2‬כניסות (המניבות את ‪ 4‬הערכים לכניסתן)‬
‫יש כניסה נוספת ל‪-MUX-‬ים שלמעלה‪ .‬סה"כ ‪ 5‬כניסות‪.‬‬
‫יש לנו הרבה ‪-MUX‬ים לאחר הטבלאות‪.‬‬
‫תפקידם הוא להחליט מה נכנס לכל שלב הבא‪.‬‬
‫אותם אנו מתכנתים בפועל‪.‬‬
‫למשל‪ ,‬יש לנו ‪ MUX‬בכניסת ה‪ Enable-‬ל‪ FF-‬ולכן תיכנות‬
‫שלו יקבע האם להשתמש ברכיב זה או שלא‪.‬‬
‫באופן דומה ה‪-MUX-‬ים שולטים בכל הרכיבים שיש ליחידת הזכרון להציע‪.‬‬
‫דוגמא לחיבור של קווי הולכה באמצעות טרנזיסטור‪:‬‬
‫להלן מתואר מסלול לפי הפעלת הטרנזיסטורים הרצויים‪.‬‬
‫החיסרון הוא בהוצאת ‪ 2‬מוצאים שצריכים להגיע לאותו התא‪.‬‬
‫במידה ויש שימוש רב בצורה זו נצטרך להעביר את הבלוק‬
‫למיקום אחר בתוך הזיכרון על מנת לאפשר זאת‪.‬‬
‫משתנים גבוליים (כדוגמת שעון) ימוקמו בצורה כזאת שתאפשר גישה לכל הרכיבים הזקוקים לו‪.‬‬
‫‪| 85‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫מבחינה אסטרטגית נרצה ששעון יהיה במרכז הבלוק על מנת לחסוך קווי הולכה‪.‬‬
‫פורטים של הכניסה והיציאה‪:‬‬
‫יש לנו הרבה אפשרויות בכניסה לרכיב בנבררות ע"י ה‪-MUX-‬ים כפי שניתן לראות‪.‬‬
‫ניתן לשלוט על השהייה‪ ,‬שעון וכו'‪...‬‬
‫יש לנו ‪ 3‬סוגים של קווי הולכה‪:‬‬
‫‪ .1‬קווים שהולכים לאורך כל הרכיב‪.‬‬
‫‪ .2‬קווים באורך של מרחק בודד בין בלוק לחברו אשר יכולים לחבר בין המוצא לכניסה‪.‬‬
‫‪ .3‬קווים באורך כפול על מנת לאפשר קפיצה בין ‪ 2‬יחידות‪.‬‬
‫כל קו יכול להכיל מספר ביטים‪.‬‬
‫‪| 81‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫במימוש של פונקציה מורכבת יהיה לנו נוח לחלק את התיכנון למספר ‪ Macro-Cells‬המחוברים באמצעות שערי ‪AND‬‬
‫אשר אותם מתכנתים‪ .‬ניתן לפרק פונקציה מורכבת בצורה מקבילית‪ .‬לתאים הבסיסים קוראים )‪.LAB (Logic Array Block‬‬
‫היות ורכיב ה‪ LAB-‬מורכב יש מעט יחידות כאלו על השבב‪.‬‬
‫דוגמא לשילוב בין כמה טכנולוגיות‪:‬‬
‫יש לנו שבב שנקרא‪.Virtex II :‬‬
‫במרכז הקובייה יש מיקרו‪-‬מעבד‪.‬‬
‫היום יש שבבים מורכבים יותר שמכניסים בתוכם מערכות שמטפלות בבעיות מסוימות‪.‬‬
‫גם בטכנולוגית ‪ Virtex‬מכניסים מספר ‪-LAB‬ים‪.‬‬
‫פירוט מימוש ‪ 10‬פונקציות לוגיות באמצעות ‪:MUX‬‬
‫יש לנו ‪ 2‬כניסות‪ X :‬ו‪ Y-‬וביט ברירה כמתואר בסמוך‪:‬‬
‫‪Multiplexer‬‬
‫‪D‬‬
‫‪S‬‬
‫‪F‬‬
‫‪0‬‬
‫‪0‬‬
‫‪1‬‬
‫‪X‬‬
‫‪1‬‬
‫‪Y‬‬
‫‪X XY‬‬
‫‪Y XY‬‬
‫‪X XY‬‬
‫‪X X Y‬‬
‫‪X‬‬
‫‪X‬‬
‫‪Y‬‬
‫‪Y‬‬
‫‪1‬‬
‫‪1‬‬
‫‪| 85‬‬
‫‪B‬‬
‫‪0‬‬
‫‪X‬‬
‫‪Y‬‬
‫‪Y‬‬
‫‪0‬‬
‫‪0‬‬
‫‪1‬‬
‫‪0‬‬
‫‪0‬‬
‫‪1‬‬
‫‪A‬‬
‫‪0‬‬
‫‪0‬‬
‫‪0‬‬
‫‪0‬‬
‫‪X‬‬
‫‪Y‬‬
‫‪Y‬‬
‫‪1‬‬
‫‪1‬‬
‫‪1‬‬
‫‪ENB‬‬
‫‪S1‬‬
‫‪X‬‬
‫‪S2‬‬
‫‪Y‬‬
‫‪C‬‬
‫‪S‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬
‫‪Multiplexer‬‬
‫המטרה שלנו היא לממש פונקציה עם ‪ 5‬כניסות ומוצא אחד‪.‬‬
‫נבצע זאת לפי התיאור הבא‪:‬‬
‫‪D‬‬
‫‪Multiplexer‬‬
‫‪S1‬‬
‫‪D‬‬
‫‪ENB‬‬
‫‪S2‬‬
‫‪ENB‬‬
‫נוכל לממש‪:‬‬
‫‪S1‬‬
‫‪A‬‬
‫‪S2‬‬
‫‪B‬‬
‫‪C‬‬
‫‪SA‬‬
‫‪C‬‬
‫‪S‬‬
‫‪Multiplexer‬‬
‫‪D‬‬
‫‪ -‬פונקציה לוגית של ‪ 3‬כניסות‪.‬‬
‫‪ENB‬‬
‫‪ -‬פונקציה בוליאנית של ‪ 4‬כניסות‪.‬‬
‫‪S1‬‬
‫‪C‬‬
‫‪S2‬‬
‫‪D‬‬
‫‪C‬‬
‫‪SB‬‬
‫ ‪.Latch‬‬‫‪.MUX 4 -‬‬
‫‪s0‬‬
‫‪s1‬‬
‫(ב‪"-‬לוגי" ההתייחסות היא לאמת ושקר‪ .‬ב‪"-‬בוליאני" יש צורך ב‪.)Carry-‬‬
‫דוגמא למימוש של ‪ AND‬עם ‪ 3‬כניסות‪:‬‬
‫דוגמא למימוש של ‪ XOR‬עם ‪ 2‬כניסות‪:‬‬
‫‪AND‬‬
‫‪Multiplexer‬‬
‫‪D‬‬
‫‪Multiplexer‬‬
‫‪D‬‬
‫‪Multiplexer‬‬
‫‪S1‬‬
‫‪D‬‬
‫‪ENB‬‬
‫‪S2‬‬
‫‪ENB‬‬
‫‪S1‬‬
‫‪0‬‬
‫‪S2‬‬
‫‪in1‬‬
‫‪Multiplexer‬‬
‫‪S1‬‬
‫‪D‬‬
‫‪C‬‬
‫‪ENB‬‬
‫‪S2‬‬
‫‪in2‬‬
‫‪ENB‬‬
‫‪S1‬‬
‫‪1‬‬
‫‪S2‬‬
‫‪0‬‬
‫‪C‬‬
‫‪in1‬‬
‫‪C‬‬
‫‪C‬‬
‫‪Multiplexer‬‬
‫‪S‬‬
‫‪Multiplexer‬‬
‫‪D‬‬
‫‪ENB‬‬
‫‪S1‬‬
‫‪0‬‬
‫‪S2‬‬
‫‪0‬‬
‫‪D‬‬
‫‪ENB‬‬
‫‪C‬‬
‫‪0‬‬
‫‪S1‬‬
‫‪0‬‬
‫‪S2‬‬
‫‪1‬‬
‫‪C‬‬
‫‪in1‬‬
‫‪in2‬‬
‫‪in3‬‬
‫עד כאן הרצאה ‪ .13‬תאריך‪17.6.12 :‬‬
‫‪| 85‬‬
‫מעגלים אלקטרונים ספרתיים ‪ -‬סיכום ועריכה מאת שי ידרמן‬